TODOPIC
Simuladores, editores de PCB, etc => Diseño de placas PCB => Altium/Protel => Mensaje iniciado por: Tisco en 10 de Noviembre de 2009, 15:43:26
-
Muy buenas!
Pues estoy realizando un circuito jerarquico y me he encontrado con un problema a la hora de conectar dos esquematicos entre si por medio del bus.
Tengo lo siguiente:
En el primer esquematico se encuentra el PORTD del uC que llevo a un puerto para que me aparezca su conexion en el Sheet Symbol situado en un esquematico de jerarquia superior.
Captura del esquematico de nivel inferior:
(http://img130.imageshack.us/img130/4085/45299262.th.jpg) (http://img130.imageshack.us/i/45299262.jpg/)
Captura del esquematico de nivel superior:
(http://img682.imageshack.us/img682/3537/89662669.th.jpg) (http://img682.imageshack.us/i/89662669.jpg/)
Pues bien, una vez realizo las conexiones e intento compilar el proyecto se me producen una serie de errores en las conexiones.
(http://img97.imageshack.us/img97/6137/89286613.th.jpg) (http://img97.imageshack.us/i/89286613.jpg/)
Mi duda es si las NetLabel del primer esquematico son solo accesibles desde el o si son globales y como se podria solucionar dicho problema.
Espero haberme explicado correctamente ;-). Gracias!!!