Hola
Estoy trabajando en un case de vhdl en orcad y quisiera que una condición de un case sea como sigue...
La entidad está descrita así:
entity decod_ins00 is
port (
enable, i11, i10, i9, i8, i7, i3, i0: in std_ulogic;
nop,ret,retfie,movwf,clrw,clrf,subwf,decf,iorwf,andwf,xorwf: out std_ulogic;
addwf,movf,comf,incf,decfsz,rrf,rlf,swapf,incfsz: out std_ulogic
);
end decod_ins00;
El código de process es:
--addwf 10111xxx
when "10111---" => nop<='0';ret<='0';retfie<='0';movwf<='0';clrw<='0'; .........
Las entradas son 10111xxx, donde las 'x' expresan que no importa si el valor es 0 ó 1, el caso when se debe cumplir. El símbolo '-' expresa no importa. Por ejemplo, si se tiene 10111000, los tres últimos ceros no deben importar y el when debe cumplirse.
Al hacer la simulación el programa no respeta el "no importa" de los '-', la condición when nunca se cumple.
¿Qué tengo que hacer para que orcad los considere como válidos, ya sea 0 ó 1?
Gracias