Muy buenas!
Pues estoy realizando un circuito jerarquico y me he encontrado con un problema a la hora de conectar dos esquematicos entre si por medio del bus.
Tengo lo siguiente:
En el primer esquematico se encuentra el PORTD del uC que llevo a un puerto para que me aparezca su conexion en el Sheet Symbol situado en un esquematico de jerarquia superior.
Captura del esquematico de nivel inferior:
Captura del esquematico de nivel superior:
Pues bien, una vez realizo las conexiones e intento compilar el proyecto se me producen una serie de errores en las conexiones.
Mi duda es si las NetLabel del primer esquematico son solo accesibles desde el o si son globales y como se podria solucionar dicho problema.
Espero haberme explicado correctamente
. Gracias!!!
