Autor Tema: Erroo Logica- Analogo en ORCAD  (Leído 4809 veces)

0 Usuarios y 1 Visitante están viendo este tema.

Desconectado javierbaca

  • PIC10
  • *
  • Mensajes: 1
Erroo Logica- Analogo en ORCAD
« en: 21 de Noviembre de 2010, 20:58:27 »
Tengo Un circuito para generar un SPWM, lo empiezo generando las señales control por medio de OPAM, de ahi pasan a un circuito combinacional, para tener las cuatro señales que me activaran a IGBT para un control SPWM, mi problema radica en que en las salidas del circuito combinacional quiero poner un arreglo RC y compuertas para agregar un retardo para que en los IGBT no haya cortos. Esto es lo que me marca como error:

ERROR -- Convergence problem in transient analysis at Time =  8.421E-03
         Time step =  4.594E-15, minimum allowable step size =  10.00E-15

  These voltages failed to converge:

    V(X_U4.15)                =    10.00GV  \    10.00GV


Me han comentado que es un corto pero no se por donde empezar para corregirlo, ya que las compuertas al estar sin resistencia me funciona la simulacion con valores digitales, al poner la resistencia sale el error.
Si necesitan mas informacion diganme y se las proporcionare con gusto.