Duda concepto descripción RTL en VHDL

[Theo27]

Buenas,
soy novato en esto del VHDL, y leyendo los manuales y en las webs muchas veces se hace referencia a la descripción RTL. Sin embargo no tengo muy claro su significado y me gustaría poder aclararlo.
Concretamente las dudas son las siguientes:

->¿Es RTL un "estilo" o forma concreta de escribir código VHDL?

->¿Que diferencia (si las hay) existen entre el diseño esquemático de un proyecto y la descripción RTL? (Esto viene a cuento de que yo ahora estoy usando el Quartus de Altera, y tras compilar el código la opción "RTL viewer" te muestra el esquemático de tu diseño)

->¿Donde se colocaría la síntesis RTL dentro de la fase global del diseño?

[antoniof]

Yo tengo entendido que el RTL es otra forma de llamar a la descripción hardware de tu circuito, es decir, a la programción de las puertas lógicas, registros, etc. Es básicamente el esquemático de tu diseño.