problemas al compilar en vhdl!!!!

[jivfzg]

ola me sale este mensaje despues de compilar un .vhd en vhdl......+

vc comp -udebug  C:VeriBest(tecnologiadecomputadores)vbvhdlfilespratica 3contador.vhd
VeriBest VHDL Compiler - 15.00.00.25


-------------------
     1: b14L
        ^^^
[Failure] Syntax error : received IDENTIFIER
          while expecting COMMENT
                       or "architecture" or "configuration" or "entity" or "library"
                       or "package" or "use"
 

Done

---------------------------------------------------------

q error es???q ago???
el .vhd es este.....
-
-------------------------------------------
ENTITY contador IS
 port(c4   : out std_logic;
   c9   : out std_logic;
   e10c   : in std_logic;
   clock   : in std_logic;
   reset   : in std_logic);
END contador;


ARCHITECTURE contador of contador IS
TYPE tipo_estado IS(ST_reposo,ST_D9);
SIGNAL estado_actual,siguiente_estado:tipo_estado;
 BEGIN

 WITH actual_estado SELECT
  c9<="1" WHEN ST_D9:
   "0" WHEN OTHERS;

actual: PROCESS(reset,clock)
 BEGIN
  IF (reset="1") THEN
   estado_actual <= ST_reposo;
   ELSIF rising_edge(clock) THEN
   estado_actual <= siguiente_estado;
  END IF;
END PROCESS actual;

actual2: PROCESS
 BEGIN
  WAIT UNTIL rising_edge(clock);
  IF (e10c="1") THEN
   estado_actual <= ST_reposo;
   ELSE
   estado_actual <= siguiente_estado;
  END IF;
END PROCESS actual2;

END contador;

[Elena2000]

Ufff... siento decirte que tienes mogollón de errores...

Para empezar te diré que debes encabezar el fichero con la declaración del standard y las librerías, así:

library ieee;
use ieee.std_logic_1164.all;

Eso para empezar, pero hay más cosas... Cuando arregles eso, mira el WITH-SELECT, por ejemplo, y trata de corregir los ":".

Bueno, si te atascas otra vez grita, que te oiremos.