Me quedé pensando en lo que me dijo Marcos.... la frecuencia de trabajo.... yo nunca la configuré, tome una librería de nxp, la cual tiene la configuracion ya puesta eligiendo la velocidad de trabajo... tambien me quede pensando en lo obtenido por el analizador logico.... voy al manual del micro y veo que dice que normalmente se usa un duty cicle de 50% en la señal de CLK y que se configura con 2 registros... veo el analizador:
mmmm.... esa señal no parece tener un duty del 50%.....
bueno, pero nxp no creo que libere un ejemplo con un bug.... revisemos el código me dije:
epa!!!! me parece que alguien copio y pego y se olvido de editar el nombre del registro... ese LPC_I2C0->I2CONSET = I2SCLL_SCLL no parece ir ahí.... yo creo que debería ser LPC_I2C0->I2SCLL = I2SCLL_SCLL...
bueno, compilemos y veamos....
ahora si tengo un CLK con 50% de duty.... epa epa.... que paso en el hyperterminal????? tengo 4 dispositivos!!!!!! jajaja el giróscopo está vivo!!!!
Moraleja: Confiar más en los chinos y menos en los ingenieros de NXP!!!!! jaja
Saludos y gracias por la ayuda!!!!