Evidentemente,las acciones en paralelo que pueden implementarse mediante modelado vhdl no pueden tener equivalente en un algoritmo software cuando es ejecutado por una única cpu,pero tampoco lo veo tan inverosímil el asunto.
Basta con tomar como ejemplo los RTOS o simplemente con considerar el sistema que se modele como una caja negra con una entrada,una función lógica interna y una salida.
Dependerá en gran medida de la complejidad del sistema y de las restricciones que tenga,sobre todo temporales.
