Puerta NAND vs OR con entradas negadas

[planeta9999]

.


¿ Alguien entiende porque en este esquema de la hoja de características de un chip, se están empleando tanto el símbolo de una puerta NAND como el de una puerta que yo interpreto como OR con entradas negadas ?. La tabla de verdad para la NOR es diferente a la de esta OR con entradas negadas, y el símbolo también, por lo que descarto que sean puertas NOR que llevarían el símbolo de negación a la salida.

En principio pensé que eran diferentes, pero al buscar por Google, me pone que ambos símbolos son equivalentes, y en efecto porque al hacer la tabla de verdad para una puerta NAND de 2 entradas me sale lo mismo que para una puerta OR con 2 entradas negadas. Esto me desconcierta, no entiendo porque han usado dos símbolos diferentes en el mismo esquema, si en teoría el resultado es el mismo.

Este chip es muy antiguo, ya no se fabrica, y lo quiero implementar usando varios chips 74xx según el esquema del datasheet.

[Picuino]

or con entradas negadas = nand
Son equivalentes a nivel lógico. En la práctica se puede hacer una nand uniendo los colectores de dos transistores.
El esquema está así para que anules los dos not de las entradas y veas con facilidad un biestable basado en dos nor (que se comporta de forma diferente a un biestable con dos nand)

Saludos.

[planeta9999]

Gracias por la aclaración Picuino.
¿ Entonces puedo poner la misma NAND en todas las OR negadas y la NAND, sin distinción ?, pensaba poner el 74LS00.

Me gustaría hacerlo con un CPLD, pero es un tema que no domino todavía, así que lo haré con chips 74xx. Me salen en total 4 chips, no quedará tan compacto como el diseño original pero de coste sale bastante más barato y dejo de usar un chip muy raro, dificil de encontrar y mucho más caro.

He pensado en usar este esquema para ahorrar chips, así reemplazo las puertas NOT y la AND, por puertas NAND sobrantes de uno de los 74LS00.

[KILLERJC]

http://www.nxp.com/documents/data_sheet/74HC_HCT00.pdf


6 chips ?
Con 3 los haces... Sin reducir nada, si es que se puede, o sin buscar alguna otra cosa

1 - http://www.nxp.com/documents/data_sheet/74HC_HCT238.pdf  - Bin to Dec . 3-to-8
1 - http://www.nxp.com/documents/data_sheet/74HC_HCT00.pdf    - quad NAND
1 - http://www.nxp.com/documents/data_sheet/74HC_HCT04.pdf    - hex inverter

Eso o cambiar el hex inverter, por otra quad NAND, si juntas las entradas termina siendo un inversor.

[planeta9999]

.


¿ Como lo bajas a 3 chips, no te falta la AND y los buffers, o los buffers son prescindibles ?.

Al final lo he dejado en 4 chips.
2 x 74Ls00 (8 x NAND, tres ejercen de NOT para aprovechar las puertas sobrantes)
1 x 74HCT238 (decoder 3 a 8 )
1 x 74LS07 (4 x buffer)

[KILLERJC]

Para que necesitas los buffers de entrada al 74238 ? yo lo quite por que no me parecieron algo necesario aunque no se que va aconectado atras de eso, y de tenerlos si, necesitarias 4.

Es innecesario las 2 NAND que pusiste para la habilitacion del contador, con una sola basta para negar la salida de la logica de abajo... el mismo 74238 posee una AND con una entrada no negada ( supone que es CE ) y 2 entradas negadas que necesitas negar una como dije para la logica de abajo.

[planeta9999]

Para que necesitas los buffers de entrada al 74238 ?

Ni idea, los puse porque están en el esquema original. Tal vez están ahí en el esquema original para añadir algún retardo.

yo lo quite por que no me parecieron algo necesario aunque no se que va aconectado atras de eso, y de tenerlos si, necesitarias 4.

Las entradas pueden ir a los puertos de un PIC18F, o a las salidas de un procesador CDP1802.

Es innecesario las 2 NAND que pusiste para la habilitacion del contador, con una sola basta para negar la salida de la logica de abajo... el mismo 74238 posee una AND con una entrada no negada ( supone que es CE ) y 2 entradas negadas que necesitas negar una como dije para la logica de abajo.

Ya me di cuenta, pero como me sobra una NAND de uno de los 74LS00, al final ponerla o no, no me ahorra chips. Seguramente lo pondré como dices, atacando directamente a uno de los Chip Enable negados, y poniendo los otros dos fijos a masa y positivo.

[Geo]

Me gustaría hacerlo con un CPLD, pero es un tema que no domino todavía, así que lo haré con chips 74xx. Me salen en total 4 chips, no quedará tan compacto como el diseño original pero de coste sale bastante más barato y dejo de usar un chip muy raro, dificil de encontrar y mucho más caro.

si consigues un CPLD por menos precio vale la pena usarlo, prácticamente es sólo implementar la tabla de estados.

[planeta9999]

Me gustaría hacerlo con un CPLD, pero es un tema que no domino todavía, así que lo haré con chips 74xx. Me salen en total 4 chips, no quedará tan compacto como el diseño original pero de coste sale bastante más barato y dejo de usar un chip muy raro, dificil de encontrar y mucho más caro.

si consigues un CPLD por menos precio vale la pena usarlo, prácticamente es sólo implementar la tabla de estados.

Si que me gustaría y nunca encuentro el momento de profundizar en el tema para empezar a dominarlo. Lo ví hace tiempo de manera muy superficial con uno de los kits que compré, pero ahí me quedé.

Lo mismo me pasa con las FPGA, tengo un kit Spartan y varios de los chinos y solo he hecho cuatro cosas muy simples, conceptos básicos, el juego de instrucciones del VHDL y alguna práctica encendiendo leds y leyendo pulsadores.

[Picuino]

Si no necesitas velocidad, puedes hacer todo con un microcontrolador.