Buenas noches, estoy realizando un proyecto, en el cual quiero desarrollar en VHDL un sistema que visualice en un display OLED, los carácteres introducidos desde un teclado hexadecimal . Voy a trabajar con la tarjeta de pruebas Basys 3 de Digilent, basada en una FPGA Artix 7.
Voy a utilizar un diseño jerárquico en el que la entidad de mayor nivel se llama top_system , e incluye 4 módulos .
En primer lugar, necesito programar el spi_controller, que tendría el siguiente esquema, ( archivo adjunto) y me gustaría que me ayudarais a realizar la arquitectura, partiendo de lo siguiente ( he declarado las entradas y salidas, pero tengo que programar todos los bloques del esquema adjunto.
library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;
entity spi_controller is
port ( CLK : in std_logic;
RST : in std_logic;
DATA_SPI_OK : in std_logic;
DATA_SPI : in std_logic_vector (8 downto 0);
D_C : out std_logic;
CS : out std_logic;
SDIN : out std_logic;
SCLK : out std_logic;
END_SPI : out std_logic);
end spi_controller;
architecture rtl of spi_controller is
begin
****************
**************
***************
**************
end rtl;
Gracias por vuestra ayuda
