Hola!
En VHDL tienes un tipo predefinido que se llama
time, y que representa señales de tiempo. Además, incluye subtipos también pedefinidos a modo de unidades de tiempo (seconds, milliseconds, etc).
Otra cosa, para definir delays como tú dices (tiempos de setup y de hold), en VHDL normalmente se usa la claúsula after que debes incluir en la instruccion de la señal que quieras controlar (en tu caso el propio tiempo). Así por ejemplo:
Codigo:
Z <= ‘1’ after 4ns when X=‘1’ else
‘0’ after 3ns;
Este ejemplillo modela una puerta que tiene 4ns de delay en la transición de 0-to-1 y 3ns de delay en la transición de 1-to-0.
Espero que te aclares y te ayude en tu pregunta.
Ya me contarás.
With these values, a VHDL simulator can predict the approximate timing behaviour of a circuit.
