Duda sobre ociladores de frecuencia en 18f4550

[elnandu]

Hola, estoy empezando a estudiar el pic 18f4550 y por eso estoy que trato de entender primeramente sus ociladores de frecuencia, estuve haciendo pruebas con el oscilador primario e interno que posee este, en una de esas pruebas, decidi usar el modo de oscilador EC (External Clock como fuente de clock para la CPU con salida de Frecuencia/4 en RA6) usando un xtal de 4MHz, pero sucede que en el pin RA6 no me arroja ninguna señal ya que supuestamente al escoger el modo EC este debe tener en su salida una señal con una frecuencia de trabajo dividida por 4.
Este el codigo que estuve probando :

#include <xc.h>
#define _XTAL_FREQ 4000000

// #pragma config statements should precede project file includes.
// Use project enums instead of #define for ON and OFF.

// CONFIG1L
#pragma config PLLDIV = 1       // PLL Prescaler Selection bits (No prescale (4 MHz oscillator input drives PLL directly))
#pragma config CPUDIV = OSC1_PLL2// System Clock Postscaler Selection bits ([Primary Oscillator Src: /1][96 MHz PLL Src: /2])
#pragma config USBDIV = 1       // USB Clock Selection bit (used in Full-Speed USB mode only; UCFG:FSEN = 1) (USB clock source comes directly from the primary oscillator block with no postscale)

// CONFIG1H
#pragma config FOSC = EC_EC     // Oscillator Selection bits (EC oscillator, CLKO function on RA6 (EC))
#pragma config FCMEN = OFF      // Fail-Safe Clock Monitor Enable bit (Fail-Safe Clock Monitor disabled)
#pragma config IESO = OFF       // Internal/External Oscillator Switchover bit (Oscillator Switchover mode disabled)

// CONFIG2L
#pragma config PWRT = ON        // Power-up Timer Enable bit (PWRT enabled)
#pragma config BOR = ON         // Brown-out Reset Enable bits (Brown-out Reset enabled in hardware only (SBOREN is disabled))
#pragma config BORV = 3         // Brown-out Reset Voltage bits (Minimum setting)
#pragma config VREGEN = OFF     // USB Voltage Regulator Enable bit (USB voltage regulator disabled)

// CONFIG2H
#pragma config WDT = OFF        // Watchdog Timer Enable bit (WDT disabled (control is placed on the SWDTEN bit))
#pragma config WDTPS = 32768    // Watchdog Timer Postscale Select bits (1:32768)

// CONFIG3H
#pragma config CCP2MX = ON      // CCP2 MUX bit (CCP2 input/output is multiplexed with RC1)
#pragma config PBADEN = ON      // PORTB A/D Enable bit (PORTB<4:0> pins are configured as analog input channels on Reset)
#pragma config LPT1OSC = OFF    // Low-Power Timer 1 Oscillator Enable bit (Timer1 configured for higher power operation)
#pragma config MCLRE = OFF      // MCLR Pin Enable bit (RE3 input pin enabled; MCLR pin disabled)

// CONFIG4L
#pragma config STVREN = ON      // Stack Full/Underflow Reset Enable bit (Stack full/underflow will cause Reset)
#pragma config LVP = OFF        // Single-Supply ICSP Enable bit (Single-Supply ICSP disabled)
#pragma config ICPRT = OFF      // Dedicated In-Circuit Debug/Programming Port (ICPORT) Enable bit (ICPORT disabled)
#pragma config XINST = OFF      // Extended Instruction Set Enable bit (Instruction set extension and Indexed Addressing mode disabled (Legacy mode))

// CONFIG5L
#pragma config CP0 = OFF        // Code Protection bit (Block 0 (000800-001FFFh) is not code-protected)
#pragma config CP1 = OFF        // Code Protection bit (Block 1 (002000-003FFFh) is not code-protected)
#pragma config CP2 = OFF        // Code Protection bit (Block 2 (004000-005FFFh) is not code-protected)
#pragma config CP3 = OFF        // Code Protection bit (Block 3 (006000-007FFFh) is not code-protected)

// CONFIG5H
#pragma config CPB = OFF        // Boot Block Code Protection bit (Boot block (000000-0007FFh) is not code-protected)
#pragma config CPD = OFF        // Data EEPROM Code Protection bit (Data EEPROM is not code-protected)

// CONFIG6L
#pragma config WRT0 = OFF       // Write Protection bit (Block 0 (000800-001FFFh) is not write-protected)
#pragma config WRT1 = OFF       // Write Protection bit (Block 1 (002000-003FFFh) is not write-protected)
#pragma config WRT2 = OFF       // Write Protection bit (Block 2 (004000-005FFFh) is not write-protected)
#pragma config WRT3 = OFF       // Write Protection bit (Block 3 (006000-007FFFh) is not write-protected)

// CONFIG6H
#pragma config WRTC = OFF       // Configuration Register Write Protection bit (Configuration registers (300000-3000FFh) are not write-protected)
#pragma config WRTB = OFF       // Boot Block Write Protection bit (Boot block (000000-0007FFh) is not write-protected)
#pragma config WRTD = OFF       // Data EEPROM Write Protection bit (Data EEPROM is not write-protected)

// CONFIG7L
#pragma config EBTR0 = OFF      // Table Read Protection bit (Block 0 (000800-001FFFh) is not protected from table reads executed in other blocks)
#pragma config EBTR1 = OFF      // Table Read Protection bit (Block 1 (002000-003FFFh) is not protected from table reads executed in other blocks)
#pragma config EBTR2 = OFF      // Table Read Protection bit (Block 2 (004000-005FFFh) is not protected from table reads executed in other blocks)
#pragma config EBTR3 = OFF      // Table Read Protection bit (Block 3 (006000-007FFFh) is not protected from table reads executed in other blocks)

// CONFIG7H
#pragma config EBTRB = OFF      // Boot Block Table Read Protection bit (Boot block (000000-0007FFh) is not protected from table reads executed in other blocks)


void delay_ms(unsigned long i)
{
    for(int j=0;j<i;j++)
    {
        __delay_ms(1);
    }
}

void main(void)
{
    OSCCONbits.SCS=0b00; //oscilador primario
    TRISDbits.RD0=0;
    PORTDbits.RD0=0;
    while(1)
    {
        LATDbits.LATD0=1;
        delay_ms(100);
        LATDbits.LATD0=0;
        delay_ms(100);
    }
    return;
}
Saludos.

[KILLERJC]

Hola, estoy empezando a estudiar el pic 18f4550 y por eso estoy que trato de entender primeramente sus ociladores de frecuencia, estuve haciendo pruebas con el oscilador primario e interno que posee este, en una de esas pruebas, decidi usar el modo de oscilador EC (External Clock como fuente de clock para la CPU con salida de Frecuencia/4 en RA6) usando un xtal de 4MHz, pero sucede que en el pin RA6 no me arroja ninguna señal ya que supuestamente al escoger el modo EC este debe tener en su salida una señal con una frecuencia de trabajo dividida por 4.

El modo EC es para que vos con algun oscilador externo inyectes una señal cuadrada al pin de CLK, algo asi como haces con un shift register  o cualquier cosa que tenga entrada de clock, como solo necesitas 1 solo pin para eso, el otro puede ser usado como "salida" de clock. Normalmente la salida usa la misma frecuencia que el nucleo del PIC, es decir Fosc/4 asi alimentar otros dispositivos que requieran esta velocidad. Para que funcione esto necesitarias crear un oscilador externo al PIC para ponerselo al cristal.

XT y HS permiten habilitar el oscilador que posee integrado el PIC ( deshabilitado en EC por que ya la señal existe ), ya que el cristal sin un oscilador no produce ninguna señal, Pero en estos casos necesitas si o si las 2 entradas para usar el cristal. Luego dentro el oscilador transforma la señal en una señal cuadrada, pero el objetivo principal es hacer oscilar al cristal.

Seguramente tendras opciones que son para ponerle el PLL o no a cualquiera de los modos. Todo esta explicado en el datasheet.

EC puede servirte por ejemplo si necesitas mucha mas precision de lo que te da el cristal solo, podrias poner un oscilador con temperatura controlada externamente al PIC, y su salida alimentar al mismo.

[elnandu]

Gracias, por la aclaración, lamentablemente no tengo los materiales para realizar la prueba que mencionas, pero probaré ingresar una señal del timer 555 a la entrada OSC1/CLKI del pic, para visualizar que sucede con la salida OSC2/CLKO
saludos.

[KILLERJC]

Ojo con los delays... lo unico.