Autor Tema: Diseño PCB para reducir EMI  (Leído 14054 veces)

0 Usuarios y 1 Visitante están viendo este tema.

Desconectado planeta9999

  • Moderadores
  • DsPIC30
  • *****
  • Mensajes: 3520
    • Pinballsp
Diseño PCB para reducir EMI
« en: 09 de Mayo de 2018, 15:15:33 »
 
Tengo un problema con un diseño que hice recientemente, al intentar la certificación sale un exceso de emsiones de radiofrencuencia. En el gráfico que me pasan se ven armónicos sobre 375, 500 y 625Mhz.

El circuito usa un micro Kinetis a 120Mhz, y un chip Ethernet W5500. Todos los condensadores de desacoplo están puestos lo más cerca posible del micro, y el esquema para el W5500 es el recomendado por el fabricante.

No tenía ni idea de que este diseño tenía que pasar una certificación, si no hubiera tomado más precauciones. Me pasan también una comparativa con las emisiones de un Raspberry en el mismo circuito, pero bueno también el PCB de un RPY supongo que será de 4 o 6 capas, huelga hacer esa comparativa

¿ Alguna sugerencia ?

Lo que se me ocurre:
1.- He recomendado cambiar el PCB a uno de 4 capas, con una capa para masa y otra para los 3.3v.
2.- Añadir ferritas y que sean de mayor impedancia (2K5 a 100Mhz), a la entrada y salida del regulador de 3.3v, también en serie con cada patilla de 3.3v del micro y del W5500.
3.- Añadir condensadores a masa de 100nF y 10nF (en paralelo) a la entrada y salida del regulador de tensión.
4.- Aunque el PCB se ruteó en un 85% a mano, en el nuevo lo podría hacer al 100%.
5.- No se si es importante que las pistas TX/RX al conector RJ45 se hagan con pares diferenciales.

Descarto comprarme un analizador de espectro, porque vale una pasta, y de momento no lo he necesitado, puede que en un futuro sea un intrumental a añadir.

Estoy echando un ojo a este documento de Texas, sobre reducción EMI en el diseño del PCB.
http://www.ti.com/lit/an/szza009/szza009.pdf


Gráfica del analizador de espectro que denota un exceso de emisiones, sobre 375Mhz, 500Mhz y 625Mhz. Supongo que son armónicos derivados de los 120 Mhz del oscilador del microcotrolador principal, un Kinetis MK64. También podrían venir del W5500, este usa un cuarzo de 25Mhz, supongo que es un ARM a 100Mhz o similar.

« Última modificación: 09 de Mayo de 2018, 15:20:48 por planeta9999 »

Desconectado manwenwe

  • Moderador Local
  • PIC24H
  • *****
  • Mensajes: 2211
Re:Diseño PCB para reducir EMI
« Respuesta #1 en: 09 de Mayo de 2018, 16:03:49 »
Empieza por las dos capas (pon 4): las pistas son puras antenas sin planos sólidos adyacentes. Si no es suficiente: bypasses, ferritas y en última instancia una jaula RF. Ojo tb con el XTAL (stubs).

De todas formas tampoco se te va mucho la gráfica. Yo tengo un marrón con un micro de ST que tiene un nivel de emisiones malísimo y la PCB es bastante robusta... al final también depende mucho del micro...

saludos.
Ojo por ojo y todo el mundo acabará ciego - Mahatma Gandhi -

Desconectado planeta9999

  • Moderadores
  • DsPIC30
  • *****
  • Mensajes: 3520
    • Pinballsp
Re:Diseño PCB para reducir EMI
« Respuesta #2 en: 09 de Mayo de 2018, 16:39:13 »
Empieza por las dos capas (pon 4): las pistas son puras antenas sin planos sólidos adyacentes. Si no es suficiente: bypasses, ferritas y en última instancia una jaula RF. Ojo tb con el XTAL (stubs).

De todas formas tampoco se te va mucho la gráfica. Yo tengo un marrón con un micro de ST que tiene un nivel de emisiones malísimo y la PCB es bastante robusta... al final también depende mucho del micro...

saludos.

Gracias por los consejos.
Lo primero que le recomendé al cliente es hacer el PCB a 4 capas. Está pidiendo presupuesto, a ver cuanto le sube y mañana me contesta. Yo ya le he dicho que me parece que es la mejor solución para reducir las emisiones y pasar la certificación.

También le sugerí lo de meter la placa en una caja metálica puesta  masa, y meter más ferritas y condensadores.

¿ Con bypasses te refieres condensadores de 100nF/10nF en la linea de alimentación ?.
¿ La jaula, que es una cubierta metálica para aislar el microcontrolador, o para toda la placa ?, he visto algo por internet para cubrir chips.

Ahora mismo, la placa toma alimentacion de 5v por un conector micro USB, ahí a la entrada no tengo nada puesto, con esos 5v alimento un 74LS123. De los 5v paso por un LD1117 para sacar 3.3v para el micro y el W5500, en la salida de este regulador tengo una ferrita y un electrolítico.

Mi idea es poner en la entrada de los 5v, una o dos ferritas en serie (de 2k5 ohm a 100Mhz), seguida de un electrolítico, y dos condensadores de 100nF y 10nF, todo en paralelo. Lo mismo a la salida del regulador de 3.3v. Incluso, pegado a los micros, también ferritas en serie con los 3.3v. Rutear todo a mano, estudiar bien la ubicación de todos los componentes, y cambiar los que vea necesarios para que las pistas sean lo más cortas posible.

Otra cosa que podría hacer es reducir la frecuencia del reloj del micro, de los 120Mhz actuales a 96Mhz, o incluso a 72Mhz, aunque no se si eso me puede afectar al funcionamiento del firmware, y si realmente reduciría la potencia de esas emisiones de armónicos.
« Última modificación: 09 de Mayo de 2018, 16:46:53 por planeta9999 »

Desconectado planeta9999

  • Moderadores
  • DsPIC30
  • *****
  • Mensajes: 3520
    • Pinballsp
Re:Diseño PCB para reducir EMI
« Respuesta #3 en: 09 de Mayo de 2018, 17:04:09 »

Mirando ahora en el datasheet del controlador Ethernet W5500, veo que los 25Mhz del cuarzo, los multiplica con el PLL hasta los 150Mhz. Otra posible emisión de armónicos.

Me va a tocar diseñar de nuevo el PCB y montar otro prototipo pidiendo placas y stencil nuevos. A ver si tengo suerte y el cliente acepta hacer el PCB a 4 capas, creo que es lo que más garantías ofrece para resolver el problema.

Desconectado manwenwe

  • Moderador Local
  • PIC24H
  • *****
  • Mensajes: 2211
Re:Diseño PCB para reducir EMI
« Respuesta #4 en: 10 de Mayo de 2018, 04:24:52 »

Mirando ahora en el datasheet del controlador Ethernet W5500, veo que los 25Mhz del cuarzo, los multiplica con el PLL hasta los 150Mhz. Otra posible emisión de armónicos.

Me va a tocar diseñar de nuevo el PCB y montar otro prototipo pidiendo placas y stencil nuevos. A ver si tengo suerte y el cliente acepta hacer el PCB a 4 capas, creo que es lo que más garantías ofrece para resolver el problema.

Si no lo acepta mala solución tiene a no ser que lo meta dentro de una caja metálica. 2 capas y una breadboard con cables no son muy diferentes.... Manda h... que la gente sea tan cabezota por medio €....
Ojo por ojo y todo el mundo acabará ciego - Mahatma Gandhi -

Desconectado Jorge555

  • PIC18
  • ****
  • Mensajes: 496
    • JMN
Re:Diseño PCB para reducir EMI
« Respuesta #5 en: 10 de Mayo de 2018, 15:23:22 »
Lo primero es irse a mínimo 4 capas, como ya habéis dicho, para que las señales tengan un plano de referencia justo debajo de ellas. El camino de retorno a frecuencias altas es el de mímima inductancia y éste coincide con el que está justo debajo de la pista en el plano de referencia, de esta forma miníminzas el loop de la pista en el retorno de su corriente y por tanto las emisiones.

Con dos layers solo es muy difícil pasarlo, teniendo esos microcontroladores, un pcb de mínimo 4 capas creo que es obligatorio.

En cuanto a los condensadores el valor a poner depende la frecuencia de resonancia del condensador por su inductancia en serie parásita y de la inductancia que añade en serie las pistas del pcb, para 120 MHz de reloj diría que vas a tener que poner condensadores menores de 10 nF.

En ethernet lo suyo es tener pares diferenciales, al igual que incluir resistencias de terminación en todas las señales que vayan por una pista lo suficientemente larga en la que haya que considerar su tiempo de subida y de bajada de la señal.

tenía esto por el pc: "getting emc design right first time" mira si lo encuentras, es un .pdf cortito con lo básico.

El tema ante el que estás no es simple, y las pruebas para certificar suelen ser caras, en china creo que están sobre los $1000 y en europa 10 veces más. Antes de hacer otro pcb documentate bien, porque aunque sea un pcb de 4 capas también es fácil no pasar las certificaciones, cuando empieces a leer vas a ver que no es simple el tema.

Esto es útil para detectar que partes de tu circuito emiten:
pero te vas a precios de instrumentación de varios miles, que a no ser que te dediques exclusivamente al diseño pasando certificaciones no merece la pena tener.
« Última modificación: 10 de Mayo de 2018, 17:10:52 por Jorge555 »

Desconectado planeta9999

  • Moderadores
  • DsPIC30
  • *****
  • Mensajes: 3520
    • Pinballsp
Re:Diseño PCB para reducir EMI
« Respuesta #6 en: 10 de Mayo de 2018, 16:07:30 »
En cuanto a los condensadores el valor a poner depende la frecuencia de resonancia del condensador por su inductancia en serie parásita y de la inductancia que añade en serie las pistas del pcb, para 120 MHz de reloj diría que vas a tener que poner condensadores menores de 10 nF.

Me leí este documento, y pensaba reemplazar todos los condensadores de desacoplo de 100nF, por otros de 1nF, o poner en paralelo 2 ó incluso 3 de 100nF, 10nF y 1nF.

https://www.cemdal.com/app/download/7383863586/mito+100+nF.pdf?t=1366354771

También a la entrada de los 5v de alimentación y la salida del regulador LD1117 de 3.3v, pienso poner un electrolítico en paralelo con un par de cerámicos de 10nF y 1nF. Y una o dos ferritas, de 2K5 ohm a 100Mhz, en serie.


Citar
tenía esto por el pc: "getting emc design right first time" mira si lo encuentras y si no dejame un correo, es un .pdf cortito con lo básico.

Gracias, lo encontré por Google.

Citar
El tema ante el que estás no es simple, y las pruebas para certificar suelen ser caras, en china creo que están sobre los $1000 y en europa 10 veces más. Antes de hacer otro pcb documentate bien, porque aunque sea un pcb de 4 capas también es fácil no pasar las certificaciones, cuando empieces a leer vas a ver que no es simple el tema.

El problema es ir a ciegas, porque hasta que no lo prueben en laboratorio no se sabe si está bien.

Yo voy a hacerle al cliente, un nuevo diseño de PCB, más el stencil necesario para montarle un nuevo prototipo, todo pagado de mi bolsillo, pero ahí me quedo. No voy a estar pagando prototipos hasta que alguno pase esas pruebas.

Ya le he dicho que mínimo 4 capas para tener éxito, y después de leeros lo tengo más claro, ó 4 capas o no me responsabilizo de que pueda pasar la certificación de emisiones. Además en ningún momento me avisaron de esto antes de empezar el proyecto, sino me hubiera preocupado de informarme para diseñar el PCB considerando este tema.


Citar
Esto es útil para detectar que partes de tu circuito emiten: pero te vas a precios de instrumentación de varios miles, que a no ser que te dediques exclusivamente al diseño pasando certificaciones no merece la pena tener.

¿ Que es eso, una punta especial para usarla con el osciloscopio ?. Si es eso, imagino que no es capaz de hacer las funciones de un analizador de espectro, para ver en que frecuencias están esas señales. Ya miré lo que cuesta un analizador de espectro, y es un pastón para algo que no creo que tenga necesidad de volver a usar.

Si esas puntas son para el osciloscopio, y no son caras, podría comprar alguna, para al menos ver en que parte del circuito sale más señal de radiofrecuencia.
« Última modificación: 10 de Mayo de 2018, 16:11:26 por planeta9999 »

Desconectado Jorge555

  • PIC18
  • ****
  • Mensajes: 496
    • JMN
Re:Diseño PCB para reducir EMI
« Respuesta #7 en: 10 de Mayo de 2018, 16:19:16 »
Si van a pasar certificaciones es un requisito que te deben de dar al inicio, ya que de ello depende el diseño, un pcb de 2 layers en inviable.

Son puntas para analizadores de espectro, el osciloscopio del vídeo también es un analizador de espectro (ese modelo está sobre los 10-12k) que te permiten identificar que partes de tu circuito tinene emisiones.

El artículo ese de los condensadores está bien, lo vi hace tiempo y es correcto.

Echa un ojo al .pdf que te he indicado, en las primeras 56 páginas viene lo básico, lo tengo aquí impreso, ya que aunque vayas con un pcb de 4 layers hay que tener muchas más consideraciones en cuenta a la hora de rutear el pcb.

Desconectado planeta9999

  • Moderadores
  • DsPIC30
  • *****
  • Mensajes: 3520
    • Pinballsp
Re:Diseño PCB para reducir EMI
« Respuesta #8 en: 10 de Mayo de 2018, 17:04:53 »
Si van a pasar certificaciones es un requisito que te deben de dar al inicio, ya que de ello depende el diseño, un pcb de 2 layers en inviable.

Eso pienso yo también, pero bueno, no tengo ganas de líos y discusiones. Les hago un nuevo prototipo y arreando, pero eso si, a 4 capas o nada. Lo que no voy a hacer, es el gilipuertas,  haciendo prototipos a 2 capas hasta que suene la flauta, porque al cliente no le salga de la gaita fabricar el producto con un PCB a 4 capas para ahorrar unos céntimos, milagros a Lourdes.

Son puntas para analizadores de espectro, el osciloscopio del vídeo también es un analizador de espectro (ese modelo está sobre los 10-12k) que te permiten identificar que partes de tu circuito tinene emisiones.

Lo del Analizador de Espectro, de momento lo descarto, ni siquiera en los chinos hay algo barato. De 1000 € para arriba, y eso los modelos más baratitos. Hasta el mercado de segunda mano está por las nubes.

Echa un ojo al .pdf que te he indicado, en las primeras 56 páginas viene lo básico, lo tengo aquí impreso, ya que aunque vayas con un pcb de 4 layers hay que tener muchas más consideraciones en cuenta a la hora de rutear el pcb.

Lo que he encontrado, al final parece solo pequeños trozos del documento original.
¿ Me lo puedes pasar por privado, o colgado en MEGA para bajarlo ?.
« Última modificación: 10 de Mayo de 2018, 17:13:00 por planeta9999 »

Desconectado Picuino

  • Moderadores
  • DsPIC33
  • *****
  • Mensajes: 5892
    • Picuino
Re:Diseño PCB para reducir EMI
« Respuesta #9 en: 10 de Mayo de 2018, 18:11:46 »

Tengo un problema con un diseño que hice recientemente, al intentar la certificación sale un exceso de emsiones de radiofrencuencia. En el gráfico que me pasan se ven armónicos sobre 375, 500 y 625Mhz.

Esos son armónicos de 125MHz (3º, 4º y 5º armónicos)

O de una frecuencia inferior (25Mhz)

Desconectado planeta9999

  • Moderadores
  • DsPIC30
  • *****
  • Mensajes: 3520
    • Pinballsp
Re:Diseño PCB para reducir EMI
« Respuesta #10 en: 10 de Mayo de 2018, 18:20:06 »

Tengo un problema con un diseño que hice recientemente, al intentar la certificación sale un exceso de emsiones de radiofrencuencia. En el gráfico que me pasan se ven armónicos sobre 375, 500 y 625Mhz.

Esos son armónicos de 125MHz (3º, 4º y 5º armónicos)

O de una frecuencia inferior (25Mhz)

Las frecuencias exactas no las se, porque solo me han pasado la gráfica.

Como el microcontrolador va a 120Mhz (Kinetis MK64) y el chip Ethernet a 150Mhz, supongo que serán armónicos del reloj del microcontrolador, 360Mhz, 480Mhz y 600Mhz, es lo que más se aproxima.

O derivan del oscilador de 25Mhz del W5500, antes de pasar por el PLL, que lo eleva a 150Mhz.
« Última modificación: 10 de Mayo de 2018, 18:23:14 por planeta9999 »

Desconectado Eduardo2

  • PIC24H
  • ******
  • Mensajes: 1004
Re:Diseño PCB para reducir EMI
« Respuesta #11 en: 10 de Mayo de 2018, 23:39:29 »
.........
El problema es ir a ciegas, porque hasta que no lo prueben en laboratorio no se sabe si está bien.

Yo voy a hacerle al cliente, un nuevo diseño de PCB, más el stencil necesario para montarle un nuevo prototipo, todo pagado de mi bolsillo, pero ahí me quedo. No voy a estar pagando prototipos hasta que alguno pase esas pruebas.

Ya le he dicho que mínimo 4 capas para tener éxito, y después de leeros lo tengo más claro, ó 4 capas o no me responsabilizo de que pueda pasar la certificación de emisiones. Además en ningún momento me avisaron de esto antes de empezar el proyecto, sino me hubiera preocupado de informarme para diseñar el PCB considerando este tema.

Exacto, el problema es fabricar a ciegas.   Antes de encarar una multicapa, que también deja un margen de riesgo, improvisaría una punta de prueba casera + osciloscopio. 

http://uniteng.com/neildocs/references/Probing_the_Magnetic_Field_Probe.htm
http://uniteng.com/index.php/2013/05/30/measuring-emi-with-homemade-magnetic-field-probe/

Lo que interesa no es medir, algo nada práctico, porque para que dé lo mismo que a quienes certifican no solo hay que tener el mismo instrumental sino la misma disposición de los elementos en el ensayo.

Lo que necesitás es detectar el/los puntos de emisión y atenuarlos , el tema es que la amplitud sea suficiente para que con el osciloscopio veas algo. 
Detectado el/los emisores --> pues blindaje, ferrite, condensador, etc  hasta que baje la amplitud por lo menos a la mitad (con eso certificás).

Desconectado planeta9999

  • Moderadores
  • DsPIC30
  • *****
  • Mensajes: 3520
    • Pinballsp
Re:Diseño PCB para reducir EMI
« Respuesta #12 en: 11 de Mayo de 2018, 02:04:09 »
Exacto, el problema es fabricar a ciegas.   Antes de encarar una multicapa, que también deja un margen de riesgo, improvisaría una punta de prueba casera + osciloscopio. 

http://uniteng.com/neildocs/references/Probing_the_Magnetic_Field_Probe.htm
http://uniteng.com/index.php/2013/05/30/measuring-emi-with-homemade-magnetic-field-probe/


¿ Y estas cosas no las venden hechas ?, no me apetece nada liarme a montar chismes de radio, son muy delicados y por cualquier detalle ya no funcionan bien.

Veo que lleva transformadores con toroides, como todo eso no esté hecho a la perfección, luego no funciona ni a tiros y te vuelves mico.

Lo de comprar un Analizador de Espectro, lo descarto por precio. Pero un medidor de campo, que viene a ser esa bobina conectada al osciloscopio, para ver al menos por donde se escapa la radiofrecuencia, está bien y parece barato.

O miraré a ver, si en el mundillo del radioaficionado, venden algo que me pueda ser útil, y que no se vaya de precio.

« Última modificación: 11 de Mayo de 2018, 02:06:31 por planeta9999 »

Desconectado planeta9999

  • Moderadores
  • DsPIC30
  • *****
  • Mensajes: 3520
    • Pinballsp
Re:Diseño PCB para reducir EMI
« Respuesta #13 en: 11 de Mayo de 2018, 06:50:27 »
 

Me han dado luz verde al diseño del PCB a 4 capas. Y lo he pensado, y no voy a montar prototipo, porque todo el diseño a nivel de hardware y firmware está probado y funciona, así que cambio el diseño del PCB y les paso los Gerber, porque es para que ellos se fabriquen el producto. El prototipo inicial lo hice porque quise para programar el firmware y otro que les envié a ellos para darles actualizaciones y probarlo todo a distancia. Nunca ha habido compromiso de crear ningún prototipo físico.

Ahora, a ver como enfoco esto, hace mucho tiempo hice una placa a 4 capas, pero ni siquiera la llegué a montar, porque era algo para mi y al final lo pude rehacer a 2 capas.

Ruteo a mano, si, no me arriesgo y lo haré 100% manual. A 4 capas, por lo que he leído, se reparten una para GND, una para alimentación y las otras dos para señales. Lo que no tengo claro es el orden ideal de las capas, porque buscando por Google, me aparecen varias opciones, esta de la imagen es la que yo tenía en mente.




Otra cosa que no tengo muy clara, es como se rutea en Eagle a mano sobre 4 capas. Si los planos de las capas asignadas a GND y alimentación, se tienen que crear antes de empezar a rutear para que al echar la vía a esas capas desde las capas exteriores vaya automáticamente al plano correspondiente.

El ruteo a mano en las capas exteriores, lo tengo claro, y todas las consideraciones para el tema EMI/EMC más o menos también.
« Última modificación: 11 de Mayo de 2018, 07:43:53 por planeta9999 »

Desconectado planeta9999

  • Moderadores
  • DsPIC30
  • *****
  • Mensajes: 3520
    • Pinballsp
Re:Diseño PCB para reducir EMI
« Respuesta #14 en: 11 de Mayo de 2018, 10:13:22 »

Ya me han pasado los datos exactos de las señales del analizador de espectros. Solo se pasan, aunque por muy poco, un par de señales, una a 499,99 Mhz y la otra a 625,00 Mhz, hay una tercera que está en el límite a 374,99Mhz.

Ninguno de esos parece un armónico de los 120Mhz del oscilador del micro, ni de los 150Mhz del PLL del W5500, pero si de los 25Mhz del oscilador del controlador Ethernet W5500.

Hay dos pruebas, una con polarización horizontal y otra vertical, en la primera es donde están los picos que superan lo permitido.  En la gráfica aparecen hasta 11 picos de señal, solo dos están fuera de rango, y todas parecen armónicos de 25Mhz.

Lo que no cazo es porque las señales que están fuera de rango son las de frecuencia más alta, tenía entendido que los armónicos se van debilitando conforme se alejan de la fundamental, si es que esta son los 25Mhz. Y porque no hay armónicos a 50, 75, 100Mhz, el primero es a 150Mhz que coincide con la frecuencia del PLL del controlador Ethernet, y van saliendo cada 25Mhz (eso me hace sospechar casi definitivamente del W5500). Revisaré documentación sobre diseño de circuitos y PCB con este chip.









« Última modificación: 11 de Mayo de 2018, 10:35:27 por planeta9999 »


 

anything