Autor Tema: Diseño PCB para reducir EMI  (Leído 14062 veces)

0 Usuarios y 1 Visitante están viendo este tema.

Desconectado Eduardo2

  • PIC24H
  • ******
  • Mensajes: 1004
Re:Diseño PCB para reducir EMI
« Respuesta #15 en: 11 de Mayo de 2018, 11:23:32 »
....
Lo que no cazo es porque las señales que están fuera de rango son las de frecuencia más alta, tenía entendido que los armónicos se van debilitando conforme se alejan de la fundamental, si es que esta son los 25Mhz. Y porque no hay armónicos a 50, 75, 100Mhz, el primero es a 150Mhz que coincide con la frecuencia del PLL del controlador Ethernet, y van saliendo cada 25Mhz ...

Pero si con señales "normales" tenés un tramo de pista que por su recorrido hace de "antena" con ganancia baja a 25MHz y alta a 375...625MHz (tramo resonante a 375MHz) vas a ver algo parecido a esto.

Desconectado planeta9999

  • Moderadores
  • DsPIC30
  • *****
  • Mensajes: 3520
    • Pinballsp
Re:Diseño PCB para reducir EMI
« Respuesta #16 en: 11 de Mayo de 2018, 11:35:27 »
....
Lo que no cazo es porque las señales que están fuera de rango son las de frecuencia más alta, tenía entendido que los armónicos se van debilitando conforme se alejan de la fundamental, si es que esta son los 25Mhz. Y porque no hay armónicos a 50, 75, 100Mhz, el primero es a 150Mhz que coincide con la frecuencia del PLL del controlador Ethernet, y van saliendo cada 25Mhz ...

Pero si con señales "normales" tenés un tramo de pista que por su recorrido hace de "antena" con ganancia baja a 25MHz y alta a 375...625MHz (tramo resonante a 375MHz) vas a ver algo parecido a esto.


Ok, ya entiendo, gracias. Me centraba en la frecuencia del oscilador, cuando el problema son las pistas que actúan como antenas, resonando en esa banda.

Ahora que hago memoria, parte del ruteo del W5500 se lo dejé al autorouter, pero no mucho, casí toda la placa la hice a mano.

Desconectado Jorge555

  • PIC18
  • ****
  • Mensajes: 496
    • JMN
Re:Diseño PCB para reducir EMI
« Respuesta #17 en: 11 de Mayo de 2018, 14:05:16 »
Respecto al Eagle, rutear a 4 capas no tiene nada diferente de un pcb de 2 caras. Lo primero te vas a tools->drc-> layer y en setup pones: (1*2*15*16)

eso indica a eagle que el pcb va a tener 4 capas (siendo la 2 y la 15) las interiores con vías pasantes de lado a lado del pcb.

La configuración más habitual es usar los dos capas externas para pistas de señal y las dos internas para los planos de tierra y alimentacion.

Señal -- plano alimentación --- plano alimentación -- Señal

Si usas las dos externas para los planos pues tienes que hacer una vía para cada pad de componentes, además los propios pads de los componentes romperían la continuidad de los planos, por lo que para 4 layers lo mejor suele ser usar los dos internos para los planos.

Ruteas el pcb de forma normal y donde haya una tierra o una alimentación metes una vía (o varías si la corriente es alta) con el nombre de "gnd" o "alimentación que corresponda".

Al final en las capas 2 y 15 haces polígonos, si solo vas a usar un mismo plano de tierra para todo pues en la capa 2 por ejemplo metes un polígono y le llamas gnd, ese plano te unirá todas las vías conectadas a tierra en tu pcb.

En la capa 15 haces los planos de Vcc, aquí puedes tener varios plano si tienes alimentaciones de distintos voltajes, cubriendo cada plano la zona donde está ese voltaje.

Respecto a la frecuencia que dices parece múltiplo de los 25 MHz, pero el ancho de banda de una señal no depende solo del reloj de esa señal, si no de el tiempo de los flancos de bajada y de subida de dicha señal.

El ancho de banda de una señal en una aproximación puedes decir que es igual a 0.35/ (tiempo de subida o de bajada), por lo que una señal que puedes considerar como lenta, pues puede tener una componente frecuencial alta si sus tiempos de subida son pequeños, en muchos micros puedes configurar el "drive strength" de sus pines lo que afectará también a esos tiempos de subida/bajada de la señal y otras propiedades de ésta.

Lo mejor para intentar pasar esto es tomas los recomendaciones del .pdf citado (4 capas es necesario pero aún así tienes que prestar atención a todas las recomendaciones), y cruzar los dedos para que pase la prueba.

El problema lo tienes en que si le haces un pcb de 4 layers y no pasa las pruebas, pues te lo volverá a exigir el cliente. Por lo que el requisito de certificación te lo debería dar al principio del diseño, ya que en función del tipo de pcb que sea pasar la certificación puede ser complejo (hay que tener conocimientos en el tema e instrumentación adecuada), y a no ser que seas experto en estos temas, podría incluso no interesarte hacerlo o el presupuesto del diseño puede cambiar totalmente.

Además cada prueba para certificar es costosa.

Te pongo un ejemplo de un pcb en eagle de 4 capas que me ha llegado hace dos días, no lo tomes como referencia para emc (ni como buen ejemplo  :D) ya que es un pcb para un proyecto mio hecho rápido que no tiene que pasar ninguna certificación. También es conveniente dejar espacio entre los planos y el borde de la placa, o coser los bordes de la placa con vías. Vamos echale un ojo al .pdf.

Capa superior: señal + plano te tierra.


Capa interior 2: plano de tierra continuo con un pequeño recorte del plano de tierra analógico. Si quieres proteger los planos de los cristales también es conveniente hacerlos un "moat", debajo del conector ethernet si éste lleva transformadores no metas planos de tierra.


Capa interior 15: planos de alimentación, uno por cada voltaje diferente ruteado en la zona donde está ese voltaje.


Capa inferior: señal y plano de tierra. Ethernet con pares diferenciales y resistencias de terminación al final del conector.


« Última modificación: 11 de Mayo de 2018, 14:58:14 por Jorge555 »

Desconectado Eduardo2

  • PIC24H
  • ******
  • Mensajes: 1004
Re:Diseño PCB para reducir EMI
« Respuesta #18 en: 11 de Mayo de 2018, 14:44:00 »
Las armónicas problemáticas están separadas 125MHz y se alcanza a ver el pico (no marcado) de la fundamental (125MHz).

¿Es posible que en algún tramo tengas 125MHz?   Si es así puede que sea ése el que está radiando.

Desconectado juaperser1

  • Colaborador
  • DsPIC30
  • *****
  • Mensajes: 2980
Re:Diseño PCB para reducir EMI
« Respuesta #19 en: 11 de Mayo de 2018, 15:00:09 »
Abro un parentesis  fuera del tema, sorry

Jorge, esto no tiene nada que ver con este tema, pero ya que veo que sabes del tema, a ver si puedes responderme a esto que en su día no me respondió nadie y todavia tengo la duda:

http://www.todopic.com.ar/foros/index.php?topic=48628.msg403953#msg403953

un saludo

Desconectado planeta9999

  • Moderadores
  • DsPIC30
  • *****
  • Mensajes: 3520
    • Pinballsp
Re:Diseño PCB para reducir EMI
« Respuesta #20 en: 11 de Mayo de 2018, 18:07:37 »
En la capa 15 haces los planos de Vcc, aquí puedes tener varios plano si tienes alimentaciones de distintos voltajes, cubriendo cada plano la zona donde está ese voltaje.

Tengo 3.3v para micro y controlador Ethernet, y 5v para un chip 74LS123. Nunca he creado dos planos a la vez en la misma capa, supongo que se hará igualmente con polígonos, pero con formas irregulares, uno cubriendo la zona del chip alimentado a 5v, y otro para el resto.

¿ Puedo hacer uno para los 3.3v que cubra toda la capa, y luego dentro otro más pequeño para los 5v ?, creo que una vez probé a hacerlo así y no funcionaba.


Citar
Lo mejor para intentar pasar esto es tomas los recomendaciones del .pdf citado (4 capas es necesario pero aún así tienes que prestar atención a
todas las recomendaciones), y cruzar los dedos para que pase la prueba.

Me lo voy a leer bien, para aplicarlo todo.


Citar
También es conveniente dejar espacio entre los planos y el borde de la placa, o coser los bordes de la placa con vías.

Lo de coser los bordes con vías al plano de masa, por algún sitio lo he visto. Yo en general, cuando diseño cualquier placa, echo vías a GND para no dejar zonas de cobre desnudas, una vez terminado el ruteo y activado el plano de tierra.


Citar

Capa superior: señal + plano te tierra.

Esa era una de mis dudas, si el plano de tierra solo se ponía en la capa interna de GND, o también en las dos capas externas de señales


Citar
Si quieres proteger los planos de los cristales también es conveniente hacerlos un "moat", debajo del conector ethernet si éste lleva transformadores no metas planos de tierra.

¿ Entonces conviene que bajo del conector Ethernet y de los cuarzos no haya plano de tierra en ninguna capa, que queden las cuatro capas desnudas de cobre  metiendo rectángulos con tRestrict y bRestrict ?


Citar
Capa inferior: señal y plano de tierra. Ethernet con pares diferenciales y resistencias de terminación al final del conector.

Lo de los pares diferenciales no lo tenía, lo pondré.
Esto de las resistencias de terminación, no se si ya las lleva dentro el conector RJ45 o están en el esquema del W5500 que saqué del datasheet.





« Última modificación: 11 de Mayo de 2018, 18:11:37 por planeta9999 »

Desconectado KILLERJC

  • Colaborador
  • DsPIC33
  • *****
  • Mensajes: 8242
Re:Diseño PCB para reducir EMI
« Respuesta #21 en: 11 de Mayo de 2018, 18:12:11 »
Citar
¿ Entonces conviene que bajo del conector Ethernet y de los cuarzos no haya plano de tierra en ninguna capa, que queden las cuatro capas desnudas de cobre  metiendo rectángulos con tRestrict y bRestrict ?

Para Ethernet desde el magnetico/transformador si es que lo tenes aparte no deberias poner plano por debajo.
Desde el magnetico al micro Si podes, desde el magnetico al la ficha NO.
Si lo tenes incorporado dentro del conector, entonces exclui el plano donde se encuentra el conector.

Desconectado planeta9999

  • Moderadores
  • DsPIC30
  • *****
  • Mensajes: 3520
    • Pinballsp
Re:Diseño PCB para reducir EMI
« Respuesta #22 en: 11 de Mayo de 2018, 18:14:16 »
Las armónicas problemáticas están separadas 125MHz y se alcanza a ver el pico (no marcado) de la fundamental (125MHz).

¿Es posible que en algún tramo tengas 125MHz?   Si es así puede que sea ése el que está radiando.


Que yo sepa, no hay ningún oscilador a 125Mhz en el circuito.

Hay un micro Kinetis MK64 con un cuarzo de 8Mhz y el oscilador configurado a 120Mhz, y un controlador Ethernet W5500 con un cuarzo de 25Mhz y según el datasheet un PLL interno que sube esa frecuencia a 150Mhz como señal de reloj.

Desconectado planeta9999

  • Moderadores
  • DsPIC30
  • *****
  • Mensajes: 3520
    • Pinballsp
Re:Diseño PCB para reducir EMI
« Respuesta #23 en: 11 de Mayo de 2018, 18:18:21 »
Citar
¿ Entonces conviene que bajo del conector Ethernet y de los cuarzos no haya plano de tierra en ninguna capa, que queden las cuatro capas desnudas de cobre  metiendo rectángulos con tRestrict y bRestrict ?

Para Ethernet desde el magnetico/transformador si es que lo tenes aparte no deberias poner plano por debajo.
Desde el magnetico al micro Si podes, desde el magnetico al la ficha NO.
Si lo tenes incorporado dentro del conector, entonces exclui el plano donde se encuentra el conector.


Los transformadores están dentro del conector RJ45.

¿ Quito los planos en las 4 capas y tampoco dejo que por ahí pasen pistas o vías ?, puedo meter tRestrict, bRestrict y vRestrict en cada una de las 4 capas para ahí quede la placa desnuda, sin cobre, ni pistas, ni vías.

Desconectado planeta9999

  • Moderadores
  • DsPIC30
  • *****
  • Mensajes: 3520
    • Pinballsp
Re:Diseño PCB para reducir EMI
« Respuesta #24 en: 11 de Mayo de 2018, 18:24:01 »

Capa interior 2: plano de tierra continuo con un pequeño recorte del plano de tierra analógico. Si quieres proteger los planos de los cristales también es conveniente hacerlos un "moat", debajo del conector ethernet si éste lleva transformadores no metas planos de tierra.


Ya veo en tu PCB que la restricción de los planos bajo el conector RJ45 afecta a las 4 capas, ¿ pero también excluyes del plano de tierra los dos pads pasantes del conector RJ45 que supongo van conectados al chasis de ese conector, se queda el chasis sin conectar a masa ?.

¿ También hay que evitar echar pistas o vías en esa zona bajo el conector RJ45, en las dos capas de señales ?. Yo ese tipo de restricción solo lo he aplicado a módulos WIFI ESP8266 de montaje en superficie.

Otra cosa sobre tu PCB, ¿ Ese panelizado con mouse bits, está todo hecho a mano, o hay alguna técnica o ULP para hacerlo ?, el tema del panelizado es algo que también tengo pendiente, sobre todo ahora que voy a poner en marcha la Pick and Place.
« Última modificación: 11 de Mayo de 2018, 18:31:05 por planeta9999 »

Desconectado KILLERJC

  • Colaborador
  • DsPIC33
  • *****
  • Mensajes: 8242
Re:Diseño PCB para reducir EMI
« Respuesta #25 en: 11 de Mayo de 2018, 18:33:56 »
¿ Quito los planos en las 4 capas y tampoco dejo que por ahí pasen pistas o vías ?, puedo meter tRestrict, bRestrict y vRestrict en cada una de las 4 capas para ahí quede la placa desnuda, sin cobre, ni pistas, ni vías.


Pagina 5 al final, dice que bajo ninguna circunstancia se deberia poner un plano de masa bajo los magneticos o el conector. Tambien me imagino que no deneria pasar nada por esos lugares tampoco.

http://ww1.microchip.com/downloads/en/AppNotes/en562748.pdf

Sin pistas por debajo, nada. Podes conectar el chasis a masa usando los laterales del mismo, pero debajo del conector no.

Pagina 21 un ejemplo mas grafico:

http://www.ti.com/lit/an/slva531a/slva531a.pdf
« Última modificación: 11 de Mayo de 2018, 18:37:07 por KILLERJC »

Desconectado planeta9999

  • Moderadores
  • DsPIC30
  • *****
  • Mensajes: 3520
    • Pinballsp
Re:Diseño PCB para reducir EMI
« Respuesta #26 en: 11 de Mayo de 2018, 18:43:31 »
¿ Quito los planos en las 4 capas y tampoco dejo que por ahí pasen pistas o vías ?, puedo meter tRestrict, bRestrict y vRestrict en cada una de las 4 capas para ahí quede la placa desnuda, sin cobre, ni pistas, ni vías.


Pagina 5 al final, dice que bajo ninguna circunstancia se deberia poner un plano de masa bajo los magneticos o el conector. Tambien me imagino que no deneria pasar nada por esos lugares tampoco.

http://ww1.microchip.com/downloads/en/AppNotes/en562748.pdf

Sin pistas por debajo, nada. Podes conectar el chasis a masa usando los laterales del mismo, pero debajo del conector no.

Pagina 21 un ejemplo mas grafico:

http://www.ti.com/lit/an/slva531a/slva531a.pdf

Ok, entiendo.

Lo que sería entonces ideal es que esas restricciones estuvieran ya puestas en el componente y no se tuvieran que añadir a mano en el PCB. Por ejemplo así esta en el módulo WIFI ESP8266 ESP12F de montaje en superficie, en la zona de la antena, o los cuarzos SMD HC49 que restringen el uso de vías bajo y alrededor del componente.

Creo que voy a modificar el RJ45 en la librería, y le añado ahí las restricciones para pistas y vías bajo el conector, aunque no se si eso afectará también a las 2 capas internas en el caso de placas a 4 capas.


En ese primer PDF hay algo que me confunde. ¿ La capa de alimentación (3), tiene también un plano de tierra a GND ?, pensaba que esa capa debería de tener un plano cubriendo toda la capa, conectado al positivo de alimentación, en mi caso a 3.3v.




« Última modificación: 11 de Mayo de 2018, 19:02:44 por planeta9999 »

Desconectado planeta9999

  • Moderadores
  • DsPIC30
  • *****
  • Mensajes: 3520
    • Pinballsp
Re:Diseño PCB para reducir EMI
« Respuesta #27 en: 11 de Mayo de 2018, 19:18:34 »

¿ Puedo hacer uno para los 3.3v que cubra toda la capa, y luego dentro otro más pequeño para los 5v ?, creo que una vez probé a hacerlo así y no funcionaba.



En esto me autocontesto, bucando por Google. No sabía que el parámetro Rank dentro del polígono es para permitir crear polígonos solapados o unos dentro de otros. Por ejemplo un polígono a GND que cubra toda la capa, y dentro otro polígono a modo de islote conectado a 3.3v. El polígono interior lo pondría a Rango 1, y el que está a masa a Rango 2.

Media vida usando Eagle, y ahora me entero de esto.

« Última modificación: 11 de Mayo de 2018, 19:24:49 por planeta9999 »

Desconectado KILLERJC

  • Colaborador
  • DsPIC33
  • *****
  • Mensajes: 8242
Re:Diseño PCB para reducir EMI
« Respuesta #28 en: 11 de Mayo de 2018, 20:18:37 »
Citar
pensaba que esa capa debería de tener un plano cubriendo toda la capa, conectado al positivo de alimentación, en mi caso a 3.3v.

Tengo entendido que para la alta frecuencia tanto GND y VCC """"es como"""" si estuvieran cortocircuitados. Asi que un power plane es lo mismo que sea GND, 3.3V, 5V. Al menos eso es lo que me quedo cuando uno hace el análisis en alta frecuencia en los transistores :P.  Lo que por ahí es tener consideración de aquellos trazos que cruzan esos planos, y mas cuando estas son lineas de transmisión como en el caso de lineas de ethernet.

Desconectado Jorge555

  • PIC18
  • ****
  • Mensajes: 496
    • JMN
Re:Diseño PCB para reducir EMI
« Respuesta #29 en: 11 de Mayo de 2018, 22:34:06 »
Abro un parentesis  fuera del tema, sorry

Jorge, esto no tiene nada que ver con este tema, pero ya que veo que sabes del tema, a ver si puedes responderme a esto que en su día no me respondió nadie y todavia tengo la duda:

http://www.todopic.com.ar/foros/index.php?topic=48628.msg403953#msg403953

un saludo

Te respondo en el hilo.