Autor Tema: Diseño PCB para reducir EMI  (Leído 14079 veces)

0 Usuarios y 1 Visitante están viendo este tema.

Desconectado Jorge555

  • PIC18
  • ****
  • Mensajes: 496
    • JMN
Re:Diseño PCB para reducir EMI
« Respuesta #30 en: 11 de Mayo de 2018, 23:11:41 »
Lo de los polígonos que no se pisen uno a otro es como dices, con la opción Rank, el polígono de rank menor se dibuja sobre el de rank mayor.

Si quieres hacer una zona sin cobre en medio de un plano, puedes hacer un polígono, y en la opción polygon pour seleccionas cutout, ese poligono vacía de cobre la zona.

Lo de los polígonos en eagle es sencillo, cuando tienes polígonos uno encima de otro tienes que definir el rank, y usar la opción cutout para hacer polígonos de zonas sin cobre.

Los dos pads de mi conector ethernet del chasis están unidos mediante una línea azul en la cara inferior (línea que sigue el contorno del conector) y unidos a la tierra del pcb a través de una ferrita en la cara superior. Vamos no sigas mi pcb al pie de la letra, ya que está ruteado en una tarde ya que es para mi, solo era para ponerte en eagle el ejemplo de los 4 planos. Debajo del conector ethernet no pongas ni planos ni pistas, ya que hay un transformador y por tanto habrá un acoplamiento electromagnético.

Cuando quieres separar planos de tierras, lo que haces es dibujar un pequeño foso en ellos y unirlos al plano principal en solo un punto. Éste pequeño foso ha de estar en todos los layers de tierra que estén debajo del plano de tierra, ya que si lo pones en un layer y en otro no, entre los dos layers que tienen planos hay un acoplamiento capacitivo y por tanto puede "pasar" la señal de uno a otro.  Para el foso puedes usar tRestrict y bRestrict como dices.

Suelo panelar los pcbs a mano, una vez que se coge prática no se tarda más de 10-20 min. Si son muchos pcbs dentro del panel, lo que se hace es dibujar el pcb con su contorno con los "mouse bits". y luego cuando copias y pegas el pcb para panelar ya copias los "mouse bits". Yo el proceso de panelar no lo veo laborioso, solo hay que dibujar el pimer contorno del pcb y luego unir con una línea de la capa dimension que se hace rápido.

El ejemplo que pones del layer 3 con un plano de power rodeado de planos de tierra a mi no me gusta, como dice KILLERJC en alta frecuencia los planos de referencia están unidos (hasta cieta frecuencia) a través de los condensadores de desacoplo, por lo que no tiene sentido meter discontinuidades en un plano continuo, lo único que haces es poder incrementar el camino de retorno, loop de la corriente, y por tanto incremetarás las emisiones electromagnéticas.

Y más importante, si tienes un plano continuo de Vcc y otro de tierra, esos dos planos forman un condensador, éste va a ser el condensador que "más rápido" va a responder en tu pcb, ya que su ESR e inductancia es mínima, y tener este condensador formado por dos planos grandes de alimentación es importante.

Esto del ruteo de pcbs no es nada simple, y hay opiniones de todo tipo, algunos dicen que es mejor solo un plano continuo de tierra, otro que varios planos en función de las distintas partes del circuito, etc.. vamos yo no soy experto en el tema para discernir cuál es la mejor opción (todo lo de arriba lo hablo de memoria, por lo que me puedo equivocar), ya que es todo física y campos electromagnéticos, guías de ondas, etc.. y el tema puede ser complejo.
« Última modificación: 11 de Mayo de 2018, 23:28:28 por Jorge555 »

Desconectado Jorge555

  • PIC18
  • ****
  • Mensajes: 496
    • JMN
Re:Diseño PCB para reducir EMI
« Respuesta #31 en: 11 de Mayo de 2018, 23:42:22 »
Sobre el conector ethernet había este hilo: http://www.todopic.com.ar/foros/index.php?topic=47187.msg394996#msg394996

Por lo general el fabricante del magjack suele dar esquemas de ejemplo.

Desconectado planeta9999

  • Moderadores
  • DsPIC30
  • *****
  • Mensajes: 3520
    • Pinballsp
Re:Diseño PCB para reducir EMI
« Respuesta #32 en: 12 de Mayo de 2018, 15:01:07 »
Suelo panelar los pcbs a mano, una vez que se coge prática no se tarda más de 10-20 min. Si son muchos pcbs dentro del panel, lo que se hace es dibujar el pcb con su contorno con los "mouse bits". y luego cuando copias y pegas el pcb para panelar ya copias los "mouse bits". Yo el proceso de panelar no lo veo laborioso, solo hay que dibujar el pimer contorno del pcb y luego unir con una línea de la capa dimension que se hace rápido.

Me gustaría encontrar algo para panelizar no tan artesanalmente, tengo el CAM350 y el Blueprint, pero nunca encuentro el momento de probarlos a fondo. Además, en mi caso, no me vale cualquier panelizado, porque luego de ahí tiene que ir a la Pick and Place, eso descarta el panelizado desde los Gerber como hacen los chinos. Y sospecho que el CAM350 y el Blueprint tampoco me servirán si trabajan con los Gerber, porque en alguna prueba que hice, se parte de los ficheros Gerber para trabajar.

Tiene que haber algo, pero como no es tan común que la gente tenga una Pick and Place en casa, supongo que nadie se ha preocupado en hacer un ULP o algún software de asistencia al panelizado. Y en Altium, creo que más o menos igual, todo artesanal.

Alguno de los chinos que me hacen PCB, creo que me comentaron que trabajaban con Allegro. Buscando ahora por Google, me aparece el FlowCad que es un módulo específico para panelizar con Allegro y Orcad.


Citar
El ejemplo que pones del layer 3 con un plano de power rodeado de planos de tierra a mi no me gusta, como dice KILLERJC en alta frecuencia los planos de referencia están unidos (hasta cieta frecuencia) a través de los condensadores de desacoplo, por lo que no tiene sentido meter discontinuidades en un plano continuo, lo único que haces es poder incrementar el camino de retorno, loop de la corriente, y por tanto incremetarás las emisiones electromagnéticas.

Ok, lo dejaré como decis, las dos capas externas para senañes, una interna solo para GND y la otra interna solo para alimentación 3.3v, con un islote para los 5v.

Gracias por todos los consejos, creo que ya voy encaminado a lo que tengo que hacer con el rediseño de la placa a 4 capas, para pasar la certificación de emisiones.
« Última modificación: 12 de Mayo de 2018, 15:07:15 por planeta9999 »

Desconectado Jorge555

  • PIC18
  • ****
  • Mensajes: 496
    • JMN
Re:Diseño PCB para reducir EMI
« Respuesta #33 en: 12 de Mayo de 2018, 17:29:20 »
Yo no he visto nada para panelizar en Eagle, por lo que en su día empecé a hacerlo a mano y una vez cogida la práctica así he seguido haciendolo, como dices necesitas algo que te panelice dentro del propio programa, ya que eagle tiene que generar las coordenadas para la pick and place.

Ya nos contarás los resultados de la pick and place, yo tengo bastante dudas sobre si me resultaría útil, y dado el precio no voy a hacer la prueba. Además de que si hace mucho ruido no la podría tener en casa, ya que vivo en un piso (pequeño) y pudiera quejarse el vecino si monto aquí una mini fábrica...

Respecto al pcb de 4 layers ya nos dirás los resultados, la verdad es que corres el riego de que el cliente se ponga pesado si no se pasan (no sé lo que le costarán las pruebas) y es un requisito que él te debería haber dado desde el principio.


Desconectado planeta9999

  • Moderadores
  • DsPIC30
  • *****
  • Mensajes: 3520
    • Pinballsp
Re:Diseño PCB para reducir EMI
« Respuesta #34 en: 13 de Mayo de 2018, 00:32:11 »
Respecto al pcb de 4 layers ya nos dirás los resultados, la verdad es que corres el riego de que el cliente se ponga pesado si no se pasan (no sé lo que le costarán las pruebas) y es un requisito que él te debería haber dado desde el principio.

Estaba terminando el diseño a 4 capas, y rebuscando por internet esquemas con el W5500, me encuentro que en los 6 pines de alimentación AVDD deberían de ir 6 condensadores de desacoplo de 100nF, y en mis esquemas solo estaba puesto uno de 100nF en paralelo con un electrolítico de 10uF, probablemente se me olvidaron.

Es posible que el problema haya venido por la falta de esos condensadores de desacoplo, porque enviarían a masa cualquier señal de RF en la linea de alimentación del W5500. En cualquier caso, el diseño a 4 capas ya está, no hago más pruebas a 2 capas.

Yo creo que ha quedado bien, 100% ruteado a mano.

Solo hay una cosa que me tiene un poco mosca, el chasis del RJ45 no va a masa, se conecta a través de un condensador de 1nF a masa, igual que un par de patillas más del mismo conector. Esto basado en el esquema de aplicación del controlador Ethernet W5500.
« Última modificación: 13 de Mayo de 2018, 00:37:49 por planeta9999 »

Desconectado Jorge555

  • PIC18
  • ****
  • Mensajes: 496
    • JMN
Re:Diseño PCB para reducir EMI
« Respuesta #35 en: 13 de Mayo de 2018, 01:27:37 »
Si te faltan condensadores las emisiones las tienes en un armónico de ese cristal, por lo que pueden venir de ahí, por defecto siempre que haya un pin de alimentación en un integrado hay que ponerle un condensador por cada pareja de pines de alimentación.

Este enlace tiene buenos links sobre como conectar shields a los planos de tierra: https://forum.allaboutcircuits.com/threads/usb-device-cable-shield-connection-grounding-it-or-not.58811/ (edito: lo tenía guardado de hace tiempo y están rotos algunos links, pero en su día recuerdo que me resultaron útiles).

Algunas opciones contradictorias entre ellas, por ejemplo poner un condensador o una ferrita en su lugar.

Poner un condensador es una de ellas, aunque yo pondría una resistencia del orden de megaohmios en paralelo con el condensador, que también lo he visto varias veces.

Ante la duda y si hay espacio en el pcb lo mejor es dejar footprints para varias opciones, ya que si dan problemas puedes montar una u otra.

Como norma general siempre seguir el ejemplo del fabricante del integrado si te lo da.
« Última modificación: 13 de Mayo de 2018, 02:10:08 por Jorge555 »

Desconectado juaperser1

  • Colaborador
  • DsPIC30
  • *****
  • Mensajes: 2980
Re:Diseño PCB para reducir EMI
« Respuesta #36 en: 13 de Mayo de 2018, 08:12:15 »
Supongo que ya lo sabes, pero como no se ha dicho aquí lo pongo yo, recuerda que las pistas de distintas capas, lo ideal es que esten en perpendicular para que no se acoplen las señales.

intenta rutar una capa con pistas en horizontal y la otra en vertical en la medida de lo posible.
« Última modificación: 13 de Mayo de 2018, 13:26:36 por juaperser1 »

Desconectado KILLERJC

  • Colaborador
  • DsPIC33
  • *****
  • Mensajes: 8242
Re:Diseño PCB para reducir EMI
« Respuesta #37 en: 13 de Mayo de 2018, 11:25:19 »
Citar
lo ideal es que esten en paralelo para que no se acoplen las señales.

Creo que serian perpendiculares, aunque no se a que te referis con distintas placas.
Lo que nombras vos luego es lo que se conoce como: Manhattan routing, que es una estrategia de diseño de PCB

Desconectado juaperser1

  • Colaborador
  • DsPIC30
  • *****
  • Mensajes: 2980
Re:Diseño PCB para reducir EMI
« Respuesta #38 en: 13 de Mayo de 2018, 13:25:24 »
Lo he escrito desde el movil y lo he escrito bastante mal, obviamente es perpendicular, como digo luego en una capa en horizontal y en la otra en vertical.

y lo de distintas placas, queria decir, distintas "capas"

Ya no escribo mas con el movil no se me da bien, y citar un mensaje desde el movil peor todavia xd

PD: corregido.

Desconectado planeta9999

  • Moderadores
  • DsPIC30
  • *****
  • Mensajes: 3520
    • Pinballsp
Re:Diseño PCB para reducir EMI
« Respuesta #39 en: 13 de Mayo de 2018, 13:45:59 »

En este caso al ser una placa de 4 capas, entre las dos capas de señales, está una capa con un plano de tierra y otra con un plano de alimentación.

Está todo ruteado a mano, y me he preocupado de hacerlo lo mejor posible. Pero incluso en el caso de que hubieran pistas corriendo en paralelo entre las dos capas de señales, tienen de por medio una capa con un plano de tierra (GND) que debe de impedir cualquier acoplamiento de señales entre pistas.

Desconectado planeta9999

  • Moderadores
  • DsPIC30
  • *****
  • Mensajes: 3520
    • Pinballsp
Re:Diseño PCB para reducir EMI
« Respuesta #40 en: 13 de Mayo de 2018, 14:00:29 »
Como norma general siempre seguir el ejemplo del fabricante del integrado si te lo da.


No es de datasheet, sino de una placa comercial, pero creo que la hace el propio fabricante del chip.
https://www.tme.eu/en/Document/820d7359e085eb5df434e76d6cc29301/WIZ850io.pdf

Y lo raro es que en la tensión de 3.3v solo ponen un condensador de 100nF para los seis pines, más un electrolítico de 10uF en paralelo. Así lo hice yo en mi esquema, una copia de este de la primera foto adjunta. Ahora lo he reforzado con tres condensadores de 100nF, más uno de 10nF. Si quisiera poner los 6 condensadores de 100nF, uno por pin de alimentación, tendría que reducir el tamaño a 0403, porque a 0603, como lo tengo ahora, ya no cabe ni un alfiler.

He visto otros esquemas por internet (segunda imagen), en los que si ponen un condensador de 100nF por pin de alimentación, total 6 x 100nF. Lo que si he quitado es la ferrita que aisla las dos masas, que en otros esquemas no está, la masa queda común en todo el circuito. La ferrita que separa las dos tensiones de 3.3v, si que la he dejado, y las pistas las he tirado por la capa de alimentación.

En el conector RJ45, he puesto rectángulos tRestrict y bResctrict para que no se generen planos de tierra, bajo el conector, en las dos capas de señales, pero no encuentro como hacer lo mismo (si es que se puede), en las dos capas interiores, no aparecen comandos xRestrict para otras capas que no sean las Top y Bottom. Aunque en la placa a 2 capas, no me dió ningún problema teniendo planos de tierra bajo el conector. Como ha quedado, en la tercera imagen, creo que los planos de las capas interiores, si que han quedado bajo el conector RJ45.








« Última modificación: 13 de Mayo de 2018, 14:22:51 por planeta9999 »

Desconectado planeta9999

  • Moderadores
  • DsPIC30
  • *****
  • Mensajes: 3520
    • Pinballsp
Re:Diseño PCB para reducir EMI
« Respuesta #41 en: 13 de Mayo de 2018, 15:27:22 »


He estado mirando los Gerber, y en efecto, los planos bajo el conector RJ45 solo desaparecen en las capas Top y Bottom, al aplicar tRestrict y bRestrict con sendos rectángulos. En las capas internas de GND y alimentación se mantienen. No se si esto es importante, y como se podrían quitar.


Capa 1, Top





Capa 2 a GND





Capa 3 a alimentación 3.3v





Capa 4, Bottom




« Última modificación: 13 de Mayo de 2018, 15:29:41 por planeta9999 »

Desconectado planeta9999

  • Moderadores
  • DsPIC30
  • *****
  • Mensajes: 3520
    • Pinballsp
Re:Diseño PCB para reducir EMI
« Respuesta #42 en: 13 de Mayo de 2018, 15:42:30 »

He estado mirando los Gerber, y en efecto, los planos bajo el conector RJ45 solo desaparecen en las capas Top y Bottom, al aplicar tRestrict y bRestrict con sendos rectángulos. En las capas internas de GND y alimentación se mantienen. No se si esto es importante, y como se podrían quitar.



Me autocontesto, aunque no lo he probado aún, creo que creando un polígono configurado como cutout se vacía el cobre de las capas internas.

Desconectado Jorge555

  • PIC18
  • ****
  • Mensajes: 496
    • JMN
Re:Diseño PCB para reducir EMI
« Respuesta #43 en: 13 de Mayo de 2018, 17:13:42 »
Como dices haciendo un polígono y seleccinando en el vertido de cobre cutout te vale para hacer lo que quieres, otra opción sería dibujar un cuadrado cerrado con una línea en esa capa, pero lo suyo es hacerlo con el polígono con cutout.

Los pares diferenciales se suelen rutear con una impedancia determinada, si planos de tierra u otras señales muy cerca de ellos, y si se puede vitando vías. Si ya lo tienes funcionando y no son muy largos no creo que te den problemas.

0402 yo lo suelo usar y montar a mano, y con un buen microscopio es fácil de trabajar. Si tu pick and place trabaja esos tamaños no tienes problemas en cuanto a tamaños de componentes mínimos, esa es la ventaja de tener una máquina.

Si haces agujeros para montar tornillos en el pcb es conveniente dejar un margen sin cobre alrededor de ellos, no sea que el tornillo rompa el pcb y cortocircuite varias capas, más en pcbs de más de dos capas donde vas a tener capas con separaciones de 0.2 mm.
« Última modificación: 13 de Mayo de 2018, 17:21:27 por Jorge555 »