TODOPIC
Simuladores, editores de PCB, etc => Diseño de placas PCB => Altium/Protel => Mensaje iniciado por: manwenwe en 04 de Mayo de 2017, 16:57:42
-
Hola compis!
En este hilo voy a ir subiendo trucos y consejos para Altium que he ido aprendiendo durante los últimos 7 años (si no recuerdo mal). Lo iré haciendo mientras diseño así que disculpad de antemano si me demoro en ocasiones (estoy con otros temas) o repito algún comentario. Animo a todos los que trabajéis habitualmente con Altium a que compartáis también vuestras experiencias. Algunos comentarios os parecerán obvios (ej.: "shortcut keys" o atajos) pero seguro que serán de mucha utilidad para principiantes. ¿Se permiten preguntas?, ¡cómo no!: qué menos :mrgreen:
Por último: no se trata de un manual ya que lo haré "al vuelo" mientras trabajo con lo que habrá cierto desorden :-(. Más adelante si el hilo tiene aceptación podemos ordenar contenidos en un segundo hilo.
Empiezo con 3 atajos que se suelo utilizar bastante en Layout:
1. t,d,r ==>> lanza el DRC o "Design Rule Check".
2. q ==>> cambia las unidades entre mm y mil (milesimas de pulgada).
3. CTRL+SHIFT+g ==>> lanza el cuadro de dialogo para cambiar el "snap grid" o tamaño de rejilla.
Saludos!
Edito: pongo el asunto en castellano al revés que en inglés porque me suena mejor :P
-
Buenas,
hoy toca "via in pad" para potencia. No es para nada una buena práctica poner vias en los pads ya que puede dar lugar a dos situaciones en el montaje:
1. Que entre pasta de estaño por un lado y no salga por el otro haciendo presión y "reventando" la via. No suele ocurrir a menos que hayamos tapado la via con máscara de soldadura en la cara opuesta.
2. Que en una pad de BGA toda la bola de estaño se cuele por la via (normalmente microvia) y ese pad quede sin soldar. En este caso se suele rellenar la via con cobre (un proceso caro).
Aún así hay ocasiones en las que es útil poner las vias en los mismos pads (intentad no tapar las vias en la cara opuesta ;-) ), como cuando tenemos condensadores, resitencias, inductores, etc. SMD o PowerPads de ICs en qfp, qfn, etc. por los que pasa bastante corriente. Un ejemplo (he quitado el modelo 3D del inductor de abajo para que quede más claro):
(http://img.fenixzone.net/i/0xJRuz4.png)
Antes de nada comentar que hay gente que "pasa olímpicamente" del DRC y las "rules": errrrrror!!!. Lo más importante en cualquier diseño de layout es pones bien las rules. Si aprendes a poner rules y finalizado el diseño el DRC no te da errores te puedo asegurar por experiencia que tienes un 95% de posibilidades de que tu diseño no tenga errores.
Si ponemos las vias como en la imagen en cuanto pasemos el DRC nos dará error. Para eliminar el error tenemos 2 opciones. Haciendo "clic derecho" ==>> desing ==>> rules ==>> manufacturing ==>> high speed ==>> vias under smd ... tenemos un "check box" que si clickeamos nos eliminará el error. Pero eso no es lo que se debe hacer ya que entonces si colocamos una via en un pad que no sea de potencia por error el DRC no lo reconocerá.
Lo que debemos hacer es crear una rule nueva sólo para los componentes que tenemos claro que no nos van a dar problemas. Para esto hacemos click derecho en "Vias under SMD" ==>> New rule. En cuanto aparezca la nueva rule pinchamos en ella, le cambiamos el nombre (p.e.: ViasUnderSMD_Exception) y escribimos los siguiente:
(http://img.fenixzone.net/i/wFsdW9B.png)
Como veis entre comillas (' ') tenemos los nombres de los footprints de los componentes a los que queremos que se les aplique la nueva rule.
Por último debemos darle más prioridad a la nueva rule. Para ello pinchamos abajo a la izquierda en "priorities", seleccionamos la nueva rule y pinchamos en "increase priority" hasta subir el nivel por encima de la rule general (la que no permite vias under SMD y su ambito/alcance es "all"). A menor número mayor prioridad (de 1 en adelante).
Listo: ya podemos poner vias en los pads de los componentes que nosotros queramos sin romper ninguna regla y sin que el DRC "nos llame la atención".
Saludos!
-
Voy a aportar mi granito de arena si me lo permites, ya que hablamos de vias, es una buena forma de trabajar colocar las vias a un mínimo de 0,5mm del cuadrado que inscribe a la via de los componentes tipo chips:
- Tienes que ingresar para ver archivos adjuntos -
también podemos ver como hacer una buena conexión desde una pista.
un saludo
-
Mira eso no lo sabía: yo muchas veces las pego más. :mrgreen:. Aunque lo de como pasar la net por los pads no me gusta: yo no haría las conexiones con esos "tracks" de 90º sino que las pasaría directamente por los pads como en el tercer componente (el de la derecha) pero sin estrechar el pad... Venga anímate Juanjo que tú sabes un montón de Altium... :mrgreen:
-
Yo se mucho de kicad de altium casi nada :D :D pero bueno hay cosas que da igual donde trabajes, como esta de las vías por ejemplo, en lo que pueda colaboraré ;-)
Ami tambien me extraño lo de las conexiones a 90º al principio, el 3º si lo veo mas lógico pero es lo que recomiendan en el IPC:
- Tienes que ingresar para ver archivos adjuntos -
un saludo
-
Excelente POST!!!!
Aporto los métodos abreviados que uso:
En el PCB:
DI (Design Import) -> Trae los cambio del esquemático al PCB.
EOS -> (Edit Origin Set) -> Fija el origen en un nuevo punto, ideal cuando queremos posicionar componentes relativos a otros.
TGH, TGE, TGA -> Para los políginos, Hide, Restore, repour All. Cuando quiero sacar los planos porque quiero rutear, TGH. Cuando quiero volver los planos TGE, Cuando los quiero reconstruir por un cambio TGA
L -> Trae el layer list para agregar algun mechanical o lo que quiera.
DSD -> Elijo la capa KO, selecciono todas las entidades y DSD para fijar el el tamaño del PCB
Recordar que las vias que van en los capacitores de desacople a planos interiores van dobles. Nunca se pone una vía sola, siempre van 2.
Antes de nada comentar que hay gente que "pasa olímpicamente" del DRC y las "rules": errrrrror!!!. Lo más importante en cualquier diseño de layout es pones bien las rules. Si aprendes a poner rules y finalizado el diseño el DRC no te da errores te puedo asegurar por experiencia que tienes un 95% de posibilidades de que tu diseño no tenga errores.
+1. El otro día me mostraba un colega de la universidad una placa con procesador, HDMI, DDR3 y un monton de cosas más, la lista de rules. Tiene cientos!!! no existe en un trabajo profesional empezar a rutear sin haber generado las rules. Es algo que nadie hace, pero en trabajos profesionales como dice Manuel es 100% necesario.
Saludos!
PD: Si tienes ganas/tiempo, comenta un poco como usar las Class para crear rules especificas para ciertas señales en el esquemático...
-
Voy a aportar mi granito de arena si me lo permites, ya que hablamos de vias, es una buena forma de trabajar colocar las vias a un mínimo de 0,5mm del cuadrado que inscribe a la via de los componentes tipo chips:
también podemos ver como hacer una buena conexión desde una pista.
un saludo
Ami tambien me extraño lo de las conexiones a 90º al principio, el 3º si lo veo mas lógico pero es lo que recomiendan en el IPC:
Lo que se intenta hacer tambien (ademas del tema que se vaya el estaño)y es lo que todos recomiendan es que el track/via no haga que el pad pierda temperatura en el momento de soldado.
Que como casi todos habran probado/experimentado es mucho mas facil soldar un componente que toque el PAD y solo tenga tracks conectados (de un tamaño considerable por eso la reduccion que ven), que un componente donde el pad esta inmmerso y es continuo en una gran capa de cobre. Ya que para poder lograr la temperatura necesaria deberia calentarse por completo todo el cobre y no solo el punto del PAD.
Mira eso no lo sabía: yo muchas veces las pego más. :mrgreen:. Aunque lo de como pasar la net por los pads no me gusta: yo no haría las conexiones con esos "tracks" de 90º sino que las pasaría directamente por los pads como en el tercer componente (el de la derecha) pero sin estrechar el pad... Venga anímate Juanjo que tú sabes un montón de Altium... :mrgreen:
Te da las 2 opciones, en el caso que la resistencia este alejado y finalmente el caso que hagas como vos decis, que por el mismo motivo que dije antes se reduce el tamaño del track.
Y respecto a las vias imagino que la idea ademas de la temperatura es tener una pequeña capa aislante para el estaño hacia la via.
Estas son las recomendaciones.. pero como ves manwewe vos lo haces de otra forma y te funciona :P
-
Ya veo KILLERJC: como thermal reliefs. Yo no lo suelo utilizar porque en montador no suelen tener esos problemas (aunque es verdad que con los protos me fastidia un poco).
elgarbe: muy buenos los atajos no conocía casi ninguno :-). Aunque creo que DI debería ser DU al igual que TU para actualizar footprints y simbolos desde las librerías.
Yo he hecho unas cuantas de las placas que comentas por eso le tengo mucho aprecio a las rules. En la primera que hice no puse casi y salió "un churro" jeje. Luego aprendí la lección.
Lo de las clases en esquemático es sencillo:
(http://img.fenixzone.net/i/oimdwk5.png)
Los blankets (cuadrados que "recogen" varias nets) están en place==>>directives==>>blanket. De forma similar pones una "net class" le pinchas y le das un nombre (los circulitos). Como ves se pueden anidar que mola mucho :-).
En el layout haces referencia a las clases en las rules y arreglado:
(http://img.fenixzone.net/i/vSu5jaV.png)
Si te refieres a crear las rules desde el esquemático sé que se puede hacer pero no recuerdo como. Yo hago una, copy-paste y las modifico.
Las clases son muy chulas. Lo malo que en Altium para clases de pares diferenciales tienes que hacer una por par: si metes todos los pares en una clase se vuelve loco haciendo el "lenght matching" y te compara con la longitud de todas... En ese caso las pongo en la PCB que es más rápido:
(http://img.fenixzone.net/i/QrYlFdz.png)
(http://img.fenixzone.net/i/1H0ShuG.png)
Saludos!
-
Espero no ser muy entrometido pero Robert Feranec esta compartiendo a diario tips de diseño de HW con Altium, me parece que iba a compartir en total 100 y va por el 92.
Dejo el link de la lista de reproducción: Hardware Design Tips (https://www.youtube.com/playlist?list=PLXvLToQzgzddPKq_txEXNe0pxaSHqPtMO).
Saludos
-
Espero no ser muy entrometido pero Robert Feranec esta compartiendo a diario tips de diseño de HW con Altium, me parece que iba a compartir en total 100 y va por el 92.
Dejo el link de la lista de reproducción: Hardware Design Tips (https://www.youtube.com/playlist?list=PLXvLToQzgzddPKq_txEXNe0pxaSHqPtMO).
Saludos
Había visto algunos. Puede ser que no sean la gran cosa? Por lo menos los 3 o 4 que ví no me gustaron mucho...
Saludos
-
Espero no ser muy entrometido pero Robert Feranec esta compartiendo a diario tips de diseño de HW con Altium, me parece que iba a compartir en total 100 y va por el 92.
Dejo el link de la lista de reproducción: Hardware Design Tips (https://www.youtube.com/playlist?list=PLXvLToQzgzddPKq_txEXNe0pxaSHqPtMO).
Saludos
Ah...no lo había visto. No intenté copiar la idea ni nada jeje. Feranec sabe 10 veces más que yo: he visto todos los cursos.
elgarbe: lo que escribí de las clases es lo que pedías?
-
Sobre la leyenda. Lo he comentado varias veces pero lo vuelo a repetir. La leyenda no es para que tu montador sepa dónde están los componentes sino para que lo sepa el usuario en todo caso. Yo de hecho últimamente sólo pongo la estrictamente necesaria. Para que el montador o el técnico que repara la PCB sepa dónde están los componente lo suyo es poner los designators en una capa mecánica.
Cuando empiezas un nuevo proyecto de las primeras cosas que hay que hacer en la PCB es resevar dos capas mecánicas para ensamblaje. Yo les suelo llamar ASM_TOP y ASM_BOT. Para ello le damos a la tecla 'L' (gracias elgarbe ;-) ) y arriba a la derecha en las capas mecánicas quitamos el checkbox que pone "only show enabled mechanical layer" y apareceran las 32 capas disponibles: habilitamos 2 (yo suelo usar 15 y 16) y pinchando 2 veces en el nombre se lo cambiamos:
(http://img.fenixzone.net/i/ouWvle7.png)
Luego es importante que enlacemos esas dos capas para que cuando cambiemos de la capa TOP a BOT los componentes (y viceversa) las capas "se intercambien". Para eso pinchamos abajo a la izq en "layer pairs" y añadimos uno:
(http://img.fenixzone.net/i/Eo5JrMP.png)
Perfecto. Ya está todo listo para empezar. Ahora a cada footprint nuevo que creemos le añadimoss su forma, dimensiones, indicacador de pin1, etc. en la capa ASM_TOP ya que normalmente los pads los ponemos en TOP (si los ponemos en BOT pues en ASM_BOT). Y lo que es más importante: añadimos una "string" que se llame ".Designator):
(http://img.fenixzone.net/i/xrGbILc.png)
Ahora cada vez que actualicemos el layout desde el esquemático nos apereceran los componentes en las capas de ensamblaje con su designator. Cuando cambiemos de TOP a BOT... ASM_TOP y ASM_BOT se cambiarán sólos. Tambíen podemos mover y rotar el designator: lo suyo es centrarlos y poner todos los de orientación vertical con la misma orientación al igual que los de horizontal para que sea más fácil leerlos:
(http://img.fenixzone.net/i/YhIv5ZH.png)
No pasa nada raro!!!: los de la capa ASM_BOT se ven en espejo. Para verlos correctamente tenemos que hacer "flip board".
Por último no está demás dejar claro para que valen esas capas. Para eso ponemos un string en grande con su nombre a cada una y las encerramos entre lineas con el mismo tamaño que la PCB:
(http://img.fenixzone.net/i/GbW3SEF.png)
(http://img.fenixzone.net/i/rJLjnMt.png)
Ya está terminado :-). Ahora tenemos 2 capas mecánicas de ensamblaje profesionales!. Para nosotros las podemos imprimir en PDF y al montador se las enviamos generandolas con los gerbers: le haremos el trabajo mucho más sencillo que con la leyenda y evitaremos errores en la programación de la "Pick and Place".
Saludos!
-
((:-)) ((:-)) ((:-)) ((:-)) ((:-)) ((:-)) ((:-)) ((:-)) ((:-)) ((:-)) ((:-)) ((:-)) ((:-)) ((:-))
-
Me encanta este hilo. Yo creía que estaba usando bien el Altium, y me acabo de dar cuenta que sólo soy un principiante.
-
Me encanta este hilo. Yo creía que estaba usando bien el Altium, y me acabo de dar cuenta que sólo soy un principiante.
Dudo que yo sepa 1/3 de las cosas que se pueden hacer con Altium: es una herramienta muy extensa. Seguro que sabes un montón de cosas que otros desconocemos: para eso está el hilo... para que tod@s compartamos...que yo también quier aprender cosas nuevas jejeje.
-
Vuelo a ser pesado con las rules. Sé que es un rollo hacerlas pero es muuuuy importante, yo diría que casi imprescindible. Estoy lo sabréis much@s pero por si alguien lo desconoce lo comento. Tus rules dependen básicamente de 2 cosas:
* Buid-up en caso de que hagas impedancia controlada.
* La tecnología de tu fabricante.
Lo normal es que el número de "estructuras de pcb" distintas que diseñemos sea limitada. Yo de hecho sólo suelo utilizar dos: 4 capas con un build-up específico en clase de fabricación 5 para placas sencillas con microcontrolador o placas de potencia y 8 capas con un build-up específico en clase de fabricación 7 para placas más complejas con microprocesador.
Con lo que para cada placa nueva que diseño el 95% de las rules son las mismas que las de una placa anterior. Y como es tan rollo... lo que es más rollo aún es tener que "picarlas" a mano proyecto tras proyecto: pues no! no es necesario.
Nos vamos a la ventana de las rules, arriba en a izquierda hacemos click derecho en "Design Rules" ==>> "export rules", de la lista que nos sale pinchamos en la primera, luego tecleamos SHIFT y vamos hasta abajo y pinchamos en la última, ahora que las tenemos todas seleccionadas las exportamos a un archivo.
Ok. Pues cada proyecto nuevo que tengamos que vaya a utilizar las misma rules que habíamos guardado hacemos lo complementario (ojo! hay que seleccionarlas todas también) pero con "Design Rules" ==>> "import rules".
En resumen: por muy pesado que sea hacer las rules piensa que lo más probable es que tengas que hacerlas sólo 1 ó 2 veces y luego "copy/paste" y si acaso cambios menores :mrgreen:
Ya de paso comentar que si tenéis que hacer vuestro propio build-up eligiendo cobres, prepegs, cores, etc. (normalmente para impedancia controlada) que también es muy pesado.... pasa exactamente lo mismo que con las rules: en "options"==>>"layer stack manager" tenéis la posibilidad de "save" y "load" para reutilizar las construcciones.
Voy a pensar en como explicar algo sobre footprint y simbolos para que la gente se anime a hacerse sus propios componentes en vez de volverse loco buscando librerías que a saber si son correctas, están obsoletas, etc. Otro martirio para el diseñador principiante y otro aspecto suuuuuuper importante que no deberíamos dejar al azar....
Saludos!
-
Un detalle que a veces se no pasa por alto: Altium no aplica rules a tracks que no pertenecen a una net. Es decir si tenemos lo siguiente:
(http://img.fenixzone.net/i/M42rsho.png)
cuando pasamos el DRC no nos encuentra ese error :5]. Igual pasa con las vias.
He puesto un ejemplo bastante "tonto": pocas veces se nos va la mano y "pintamos" un track "al tun tun". Lo que sí suele ocurrir es que eliminamos nets en el esquemático y se nos olvida eliminar primero las conexiones en el layout: con lo que nos quedan tracks y vias en "no net" que es fácil que mandemos a fabricar. No es un error crítico pero queda muy poco profesional. Un buen fabricante te detectará el error, te consultará y lo corregirá: los chinos probablemente no le den más importancia :P.
Una forma rápida de localizar estos errores (la que yo suelo utilizar) es el "find similar objects". Una vez finalizada la PCB cogemos un track al azar, hacemos click derecho ==> "find similar objects" y buscamos en las capas con señal:
(http://img.fenixzone.net/i/JZQ9tqE.png)
Nos seleccionará "la basura que encuentre": le damos a suprimir y arreglado. Lo hacemos capa a capa para las nets y una sóla vez de forma análoga para las vias. Reconstruimos los polígonos y arreglado :-/
Se puede utilizar también el pcb filter y seleccionar todos los tracks "perdidos" de todas las capas a la vez:
(ObjectKind = 'Track') And OnCopper And (Net = 'No Net')
Para las vias:
(ObjectKind = 'Via') And (Net = 'No Net')
Saludos!
-
Que rules consideras que son criticas, o en realidad necesarias para la fabricacion de una PCB, las que se me ocurren a mi
- dimensiones de la placa (altura de los componentes),
- tamaño de los tracks segun las nets y fabricante,
- tamaño de vias,
- separacion entre todos estos y demas.
¿Alguna mas de esas? Por supuesto yo nunca hice nada con DDRx asi que nunca hice con algun rtack diferencial, veo que por ahi tenias unos match lenght para algunos tracks, tenes que hacerlo por cada par? Pregunto ya que si quisiera hacer la conexión a ethernet deberia usar un par.. Como lo harias ( ya sabiendo el tamaño de los tracks/separacion para la impedancia ) o Altium te provee una forma de que te calcule la impedancia?
-
Que rules consideras que son criticas, o en realidad necesarias para la fabricacion de una PCB, las que se me ocurren a mi
- dimensiones de la placa (altura de los componentes),
- tamaño de los tracks segun las nets y fabricante,
- tamaño de vias,
- separacion entre todos estos y demas.
¿Alguna mas de esas? Por supuesto yo nunca hice nada con DDRx asi que nunca hice con algun rtack diferencial, veo que por ahi tenias unos match lenght para algunos tracks, tenes que hacerlo por cada par? Pregunto ya que si quisiera hacer la conexión a ethernet deberia usar un par.. Como lo harias ( ya sabiendo el tamaño de los tracks/separacion para la impedancia ) o Altium te provee una forma de que te calcule la impedancia?
A ver, lo imprescindible es que no tengas cortocircuitos, que no pongas componentes unos encima de otros y que no dificultes el montaje (máscara de soldadura entre pads por ejemplo). El problema es que si trabajas con un fabricante malo (ej.: muchos de los chinos) aunque te equivoques con las rules o no las pongas a ellos le va a dar igual, p.e.: poner dos holes de la misma net demasiado cerca. Luego hay cosas que no puedes detectar con las rules, como nets con un sólo nodo, que debes detectar compilando el esquemático o revisando el layout.
Creo que las rules las podemos clasificar en 3:
1. Las que evitan errores críticos como los mencionados arriba: cortos, superposiciones, nets no enrutdas, etc.
2. Las que clasifican tu PCB en un rango de fabricación. Width/space, geometría de las vias, espacio al borde de placa, etc. Estas valen para que hagas la PCB dentro de una clase de fabricación (la más barata posible evidentemente).
3. Las de señales especiales: alta velocidad, radifrecuencia, etc. Estas normalmente implican calculo de impedancias y a veces "length matching". Valen para asegurarte de que el diseño funcionará a nivel "electromagnético". No olvidemos que la electrónica no es más que una simplificación de la teoría electromagnética cuando la longitud del conductor es despreciable en comparación a la longitud de onda de la señal. Cuando aumentamos frecuencia la longitud onda disminuye y empieza importar más la impedancia de linea. Recordemos que para una transmisión "ideal" sin perdidas necesitamos adaptar la impedancia de linea a las de emisor y receptor.
Un ejemplo de parámetros de fabricación que puedes incluir en tus rules:
http://www.lab-circuits.com/es/para_fabricacio_multicapa.php
Esos datos son los que le tienes que preguntar a tu fabricante ;-).
Respecto a tu pregunta sobre ethernet: debes hacer length matching tanto para las lineas de datos "single-ended" entrantes al chip "PHY" como en los pares diferenciales salientes a los magnéticos. Dependiendo del interfaz de entrada (MII, GMII, RGMII, RMII, etc.) será más o menos complejo. Por los pares diferenciales no te preocupes porque se inventaron para eso: para ser muuuuuy robustos. Además buses como ethernet, usb, etc. tienen corrección de errores o reenvio de tramas así muuuuy mal tienes que hacer el layout para que no funcione la comunicación ;-). Las señales DDR en paralelo son otro cantar...
Si quieres explica de forma más detallada tu proyecto en este hilo o en otro y yo te explico paso a paso como lo encararía yo. Si es un tema de trabajo (confidencial) no me importa explicártelo por privado.
Saludos!
-
Si quieres explica de forma más detallada tu proyecto en este hilo o en otro y yo te explico paso a paso como lo encararía yo. Si es un tema de trabajo (confidencial) no me importa explicártelo por privado.
No es por un tema de un proyecto, es que yo acostumbro primero ir a las rules y definir todo y luego de alli ir a la PCB, pero siempre es lo basico, ya que siempre las placas las termine haciendo a mano. Por el costo mas que nada, Asi que las rules dentro de lo que es anchos de tracks, vias las impongo yo. El tema estaba en como hacer esas rules para esos casos especiales, como decia el de ethernet, USB, etc. Ya que estas no pasan por el tema de "lo que me guste ami" sino por el "como debe ir".
Aunque como decis eh visto routes que pasan por alrededor de toda la placa y luego salen a cables y funcionan, asi de generoso es el protocolo :P
Entonces si por ejemplo podes definir que son un par diferencial, que coincidan en longitud, y precalculando los valores para la impedancia distribuida sea la correcta, haria mucho mas simple el tirar los tracks.
-
Ok. Ahora es un poco tarde aquí. Tan pronto como pueda subo como enrutar un usb paso a paso. Más adelante si quieres hacemos un ethernet que es algo más complejo. Lo del DDR lo dejamos para el futuro que implica muchos más factores :P
Saludos!
-
Buenas, voy a empezar a explicar como enrutar un USB. Lo haré poco a poco (tardaría bastante en ponerlo todo junto).
1. En primer lugar conectamos las nets D+ y D- del micro al conector (valga la redundancia). Le ponemos un "net label" a cada una y las nombramos como queramos, pero tiene ser en mayusculas y terminado en "_P" para la linea no negada y en "_N" para la linea negada, de lo contrario Altium no reconocerá que se trata de un par diferencial. Luego vamos a "place"=>>"directives"==>>"Differential pair" y cuando nos aparezca el simbolo de directiva le damos al tabulador. Se nos abre un cuadro de diálogo: nombramos el par diferencial con el mismo nombre que le hayamos dado a las nets pero sin la coletillas de _P ó _N, luego colocamos las directivas en las nets:
(http://img.fenixzone.net/i/21VBxcK.png)
2. Actualizamos la PCB. Ya tendremos reconocido el par diferencial:
(http://img.fenixzone.net/i/Mvc7Y63.png)
Ojo con poner las lineas de los pares diferenciales cruzadas!!!, qué yo me sé de uno que con unos cuantos años de experiencia el mes pasado se tiró 2 días reparando 100 placas :5] :5] :5] (que despistes tengo a veces :D).
-
3. El siguiente paso es definir el stack-up o construcción de materiales de la PCB. Para eso hacemos click derecho en la pcb ==>> "options" ==>> "layer stack manager". Os pongo un ejemplo para 4 capas pero se puede hacer análogo con 2 capas (iré explicando la diferencia):
(http://img.fenixzone.net/i/Jx6u5jv.png)
Partiremos de 2 capas así que seleccionamos la capa TOP y abajo en el desplegable de "add layer" añadimos una "layer"(capa de señal), luego seleccionamos la nueva capa y añadimos un "internal plane". En 4 capas lo normal es que una sea sólida de GND (mi 3ª capa). Podéis hacer doble click en las capas y cambiarles los nombres como he hecho yo (L1_TOP, L2_PWR, L3_GND, L4_BOT).
Rellenamos los campos..
* Pullback del plano gnd: es el espacio del plano a borde de placa. El mínimo es el espacio que os indique vuestro fabricante. Mi mínimo es menor pero yo he puesto 0.4mm.
* Thickness de las capas solder: influye un poco (muy poco) en el cálculo de impedancias. Normalmente es de 10 a 20 micras (yo he puesto 10).
* Constante dieléctrica de las capas solder: suele ser menor que la del cobre, 3.3 es un buen valor (repito que influye poco en el cálculo de impedancias).
* Layer pairs: arriba a la derecha tenéis un desplegable. Lo normal es que lo configuréis como "layer pairs" o "internal layer pairs". El primero significa que tenemos un core central y el segundo que en el centro hay un prepeg. Recordemos que un core es como una placa de baquelita: 2 láminas de cobre adheridas a una placa de FR4. Un prepeg es una lámina flexible de dieléctrico. Combinando cores, prepegs y láminas de cobres en forma de sandwich y prensando es como se consigue la PCB multicapa. Aquí ejemplos de build-ups de quien fabrica la PCB que estoy mostrando:
http://www.eurocircuits.com/wp-content/uploads/stories/ec09/ec-std-buildups-0-8-layers-english-4-2010-v2.pdf
Esta es mi configuración:
(http://img.fenixzone.net/i/aD9UV5F.png)
Esos son los datos que le tenéis que pedir a vuestro fabricante. Como vemos que hay un core central nuestra cofiguración es "layer pairs". Lo normal es que para 4 capas os encontrareis con 2 cores unidos por prepeg (internal layer pairs) y no con 1 core con prepegs arriba y abajo una lámina de cobre como en este caso (layer pairs). Esto se suele definir aunque realmente no influye en el calculo de impedancias. Con lo que cogiendo los datos anteriores rellenamos el resto de la tabla.
* Los prepegs son 2 láminas de material conocido como 7628 y el grosor de ambas es de aproximadamente 360um.
* El core de material FR4 tiene un grosor de 710um.
Como veis mis grosores de dieléctricos son algo distintos. Esto se debe a que sé que los valores que han mostrado no son exactos ya que los materiales se los compran a una empresa (ISOLA) que trabaja con otro fabricante mio que me dió unos valores más exactos.
* Los grosores de cobre del core son de unos 35um.
* Los grosores de cobre de la láminas externas pone que son de 18um pero ese dato no incluye "el plating" que es la capa de metalizado que le añaden para ya que el cobre "desnudo" se oxida (HAL, plata química, oro químico, etc.) Por eso siempre tenéis que preguntar al fabricante por el grosor final en capas externas.. En este caso son 42um.
* Las constantes dieléctricas de los cores y prepegs las he puesto a 4.4 (valor común ) porque se trata de un diseño sin muchas exigencias. En el diseño que hagamos dónde realmente sea muuuy importante la impedancia controlada tenemos que tener en cuenta la la Er de los dieléctricos cambia con el materia y la frecuencia.
(http://img.fenixzone.net/i/9LxzQdt.png)
(http://img.fenixzone.net/i/0uNUhqP.png)
Con lo que en este caso tendríamos que calcular la constante dieléctrica de cada material para la máxima frecuencia de todas las señales que tengamos. ¿por qué para la máxima frecuencia?.... porque serán las señales que "mas queremos afinar a su impedancia target", las de frecuencia por debajo tendrán valores algo incorrectos pero si las de más alta frecuencia funcionan bien las de baja frecuencia no tendrán problemas. Se podrían hacer rules según frecuencias pero como la constante dieléctrica no modifica tanto la impedancia (más el grosor de cobre y la distancia a plano adyacente) yo al menos no lo hago.
Ej. Nuestra señal de mayor frecuencia es de 500mhz. En los espesores de cores vemos que nuestro core de espesor real 0.73mm tiene una Er de 4.7 a 1Mhz, nos vamos a la gráfica y vemos que la recta que comienza en 4.7 (rojo) cruza con 500mhz con un Er de aproximadamente 4.47==>> ese es nuestro valor. Vemos que los prepegs 7628 tienen una Er igualmente de 4.7 a 1Mhz por lo que la Er a 500Mhz será también de 4.47. En resumen, pondríamos 4.47 como constante dieléctrica en todos los materiales de nuestro stack-up.
------------------------------------
Bueno pues ya tenemos hecho el stack-up. El próximo paso es calcular anchos de pista y espacios para USB con impedancia controlada (50ohm para single-ended y 90ohm diferencial). Para PCBs complejas lo mejor es utilizar una herramienta profesional como ICD o Polar, o bien decirle a nuestro fabricante de PCB que nos lo calcule ya que esas herramientas son caras. ISOLA (quizá el mayor fabricante de materiales) sacó una herramienta online gratuita hace tiempo, yo no la he utilizado pero me han comentado que es bastante buena. Echadle un ojo:
https://isodesign.isola-group.com/
En este caso vamos a simplificarlo y lo calcularemos directamente con Altium: no es lo más preciso que hay pero para esa estructura de 4 capas no se va demasiado.
Si alguien tiene alguna duda de lo que hemos hecho por ahora animo a que la comente antes de continuar.
Saludos!
-
No conocía la de isola, habrá que echarle un ojo.
Yo utilizo para cosas simples la calculadora de kicad o el saturn PCB:
- Tienes que ingresar para ver archivos adjuntos -
y si es algo mas complejo el Polar pero voy a hacer comparaciones a ver como va el de ISOLA.
un saludo
-
En general para calcular impedancias de microstrips (nets en capas TOP o BOT con un plano de referencia adyacente) casi todas las herramientas las calculan de forma correcta. El problema es con las striplines (nets en capas internas con planos de referencia arriba y abajo), dónde los cálculos son bastante complejos y de lo que te dice Saturn a lo que te dice Polar se puede ir un 50% que es un disparate!!! :P. Con microstrips igual se te va un 10% máximo.
http://www.bitweenie.com/listings/microstrip-vs-stripline/
Un comentario que se me olvidó: estamos dando por hecho que nos tenemos que amoldar al stack-up que nos da nuestro fabricante pero para placas complejas es al revés. En las capas complejas lo normal es que tú decidas los materiales que tú fabricante tiene que utilizar ya con un stack-up por defecto lo normal es que entren en conflicto impedancias con anchos de pista y separaciones; ej.: con cientos de pistas con impedancia controlada no puedes poner pistas de 0.5mm para conseguir 50ohm porque te quedas in espacio...
Saludos!
-
4.Vamos a calcular las impedancias. Acabo de recordar que Altium sólo te deja calcular impedancia en de nets "simples" y no en pares diferenciales. Así que calcularemos el ancho de D+ y D- en Altium , lo recalcularemos en Saturn PCB para comparar y luego calcularemos el espacio entre nets para impedancia diferencial también con Saturn PCB. Para descargalo:
https://www.saturnpcb.com/pcb_toolkit.htm
En Altium nos vamos a las rules, en "rounting" ==>> "width" hacemos click derecho y creamos una nueva rule. Pinchamos en "characteristic impedance driven width:
(http://img.fenixzone.net/i/bt24cox.png)
Directamente nos pondrá 50ohm que es el valor que necesitamos para las lineas individuales D+ y D-. Apuntamos el valor que nos da en la capa BOT: 0.511mm.. La rule la borramos porque no la necesitamos. ¿Por qué hemos apuntado sólo el valor de la capa BOT?. Pues porque Altium necesita un plano adyacente declarado en el stack-up para calcular impedancias, es decir: no tiene en cuenta poligonos adyacentes por lo que como referencia de la capa TOP no está tomando L2 sino L3.
Nos vamos a Saturn, y nos movemos a la pestaña "Conductor impedance". Rellenamos los siguientes datos:
(http://img.fenixzone.net/i/dOxu8RK.png)
El ancho de pista (W) es el que nos ha dado Altium, (H) es el grosor del dielectrico (prepeg) que hemos puesto entre las capas L1 y L2 en nuestro stack-up. (Er) la constante dieléctrica del prepeg. Y ponemos cobre base y "plating" de 18um porque la suma de los dos es el valor más cercano que nos permite Saturn a nuestro valore real de cobre en capa externa (42um). Como vemos nos da una impedancia (Zo) de 57ohm que no son los 50ohm que nos da Altium pero no hay una diferencia grande. Nos quedamos con el ancho de Altium (0.511mm).
Nos vamos a la pestaña "Differential Pairs" y rellenamos los siguientes campos:
(http://img.fenixzone.net/i/nXMmzb5.png)
(W), (H), (Er) y los grosores de cobre ya nos los sabemos de antes. Luego hemos puesto 90ohm para "target diff" porque sabemos todos de sobra que la impedancia diferencia para USB es esa ;-)... esto sólo vale para que el cuadradito se ponga en verde cuando estamos dentro de un 10% de lo que buscamos . En "conductor spacing" nos toca ir probando valores hasta que Zdifferential sea cercano a 90ohm.
En resumen, hemos calculado el ancho de pista para 50ohm en D+ y D- que es 0.511mm y el espacio entre ambas nets para impedancia diferencial de 90ohm, que es 0.318mm, según nuestro stack-up y siempre que enrutemos las líneas en TOP y BOT y tengamos planos de referencia o poligonos sólidos (GND o VCC) en las capas adyacentes.
En el siguiente post vamos a utilizar los datos obtenidos para crear las rules que nos ayuden a enrutar. Como curiosidad os comento que los datos obtenidos con un SW de calculo de impedancias más potente son 0.45W y 0.2S en vez de 0.511W y 0.318S, aunque insisto en que utilizaremos los datos que hemos calculado nosotros.
Saludos!
-
Se me olvidó comentar: si usáis una PCB de 2 capas y queréis calcular la impedancia de net con Altium debéis poner TOP o BOT como plano en el stack-up: luego lo lógico es que volvais a poner esa capa como señal ya que tenerla fija a una net como plano con solo 2 capas limita mucho el diseño. Otra opción es que calculeis la impedancia directamente con Saturn PCB.
Por cierto: para enlazar una net a un plano tenéis que hacer doble click en la capa que contiene el plano en la pantalla general del layout (abajo en las pestañas con los nombres de las capas): luego modificais "Net name".
(http://img.fenixzone.net/i/pjE0quM.png)
Saludos!
-
Muy bien explicado manu ((:-)) ((:-)) gracias por tus consejos y conocimientos.
Estaba pensando en hacer algo parecido pero con kicad, es decir TIPs, como lo que estas haciendo aquí o esta haciendo fedevel en su canal, pero no se si interesará al personal :D :D
un saludo.
-
Muy bien explicado manu ((:-)) ((:-)) gracias por tus consejos y conocimientos.
Estaba pensando en hacer algo parecido pero con kicad, es decir TIPs, como lo que estas haciendo aquí o esta haciendo fedevel en su canal, pero no se si interesará al personal :D :D
un saludo.
Hazlo claro!!!. Yo sé que no tengo mucho público porque las cosas que mejor me sé le suenan a marcinadas a la mayoría pero bueno... con que le sirvan sólo a una persona yo ya contento: es mi forma de devolver al foro todo lo que me ha dado...;-)
-
Pues mira ya tienes a uno que le sirve y mucho ((:-)) ((:-)) gracias.
un saludo
-
Somos 2 seguro!
-
Yo a pesar que no comente, lo sigo atentamente.
-
Tan pronto como pueda subo como enrutar un usb paso a paso. Más adelante si quieres hacemos un ethernet que es algo más complejo.
¿ Es importante usar pares diferenciales para rutear un USB o el cuarzo del oscilador del micro ?, yo siempre los he ruteado a capón, incluso se los dejaba al autorouter (el USB, el cuarzo siempre lo he hecho a mano). Desde hace un tiempo el USB lo ruteo a mano, pero sin usar pares diferenciales, y nunca me ha dado problemas.
¿ Para CAN bus, también en necesario o conveniente usar pares diferenciales en el ruteo ?. Tengo por ahí algún diseño pendiente, y si es sensible a estas cosas, preferiría cambiarlo antes de hacer la placa y que luego de problemas.
Estaba mirando estas cosas en Eagle, porque no las he usado nunca, y más o menos es igual que en Altium. En Eagle está también la función "Meander" para ajustar el largo de una pista a otra, con esos tramos en forma de serpiente.
¿ En general, en que casos es obligatorio o conveniente usar pares diferenciales, para que funcione bien el circuito ?.
-
Tan pronto como pueda subo como enrutar un usb paso a paso. Más adelante si quieres hacemos un ethernet que es algo más complejo.
¿ Es importante usar pares diferenciales para rutear un USB o el cuarzo del oscilador del micro ?, yo siempre los he ruteado a capón, incluso se los dejaba al autorouter (el USB, el cuarzo siempre lo he hecho a mano). Desde hace un tiempo el USB lo ruteo a mano, pero sin usar pares diferenciales, y nunca me ha dado problemas.
¿ Para CAN bus, también en necesario o conveniente usar pares diferenciales en el ruteo ?. Tengo por ahí algún diseño pendiente, y si es sensible a estas cosas, preferiría cambiarlo antes de hacer la placa y que luego de problemas.
Estaba mirando estas cosas en Eagle, porque no las he usado nunca, y más o menos es igual que en Altium. En Eagle está también la función "Meander" para ajustar el largo de una pista a otra, con esos tramos en forma de serpiente.
¿ En general, en que casos es obligatorio o conveniente usar pares diferenciales, para que funcione bien el circuito ?.
Es necesario tener un control de impedancias a medida que aumenta la velocidad, para un usb cdc pues no te hace falta pero para un usb HS pues es casi obligatorio, para buses como PCIe o LVDP, para las memoras ram etc. Para todas esas cosas es obligatorio, para la baja velocidad no es necesario pero si recomendable, mejor hacerlo bien si puedes aunque no sea necesario.
En Eagle está también la función "Meander" para ajustar el largo de una pista a otra, con esos tramos en forma de serpiente.
Se llama length tuning ;-)
Un saludo.
-
.
Ok, gracias Juan, un conocimiento más al saco.
¿ Y en las flash paralelo hay que tener alguna consideración con estos temas ?, tengo un diseño con una flash JS28F512M29EWHA TSOP56, conectada a un Kinetis MK66 (que seguramente cambiaré por el SAM S70). No lo he probado todavía, aunque el PCB ya lo tengo por aquí, y también los chips.
Esta es la memoria.
http://es.farnell.com/micron/js28f512m29ewha/flash-parallel-512mbit-56tsop/dp/2253711?ost=JS28F512M29EWHA
(https://images.pinside.com/d/d8/dd8ac0d5a8c62aa1e4f1997b8873df54d38d979e/resized/large/dd8ac0d5a8c62aa1e4f1997b8873df54d38d979e.jpg)
Y el PCB, esperando las pruebas.
(http://www.todopic.com.ar/foros/imgtiny/avpzkl.jpg)
-
Como dice Juanjo para I2C, UART y otros buses de baja velocidad no es necesario pero sí recomendable (para todas las señales en general). Corrigo una cosa que comentó Juanjo: CDC es una clase (classs) USB como HID, MSD, etc. y HS, FS, SS, etc. es la velocidad de comunicación. Con lo que aunque el throughput de CDC sea bajo si trabajas en HS el bitrate sigue siendo 480mbps. Lo que pasa con USB es que al usar una comunicación diferencial es muuuuy robusto y por muy mal que lo enrutes sigue funcionando a no ser que se trate de muchos metros de cable; además tiene corrección de errores, re-envio de tramas etc, con lo que si tu layout es malo lo que vas a conseguir es reducir el throughput (no confundir con bitrate que no es lo mismo). Yo he llegado a hacer placas de evaluación a dos capas (adaptación de impedancias muuuy mala) con HDMI, PCIe, SATA, etc. y todos los buses funcionaban (incluso a 200MB/s).
https://www.maximintegrated.com/en/app-notes/index.mvp/id/1108
Cuando te vas a memorias la cosa cambia ya que hay muchas lineas en paralelo que no son diferenciales, por eso las DDR son de "mirame y nome toques": lineas en paralelo a 600Mhz con 2 bits por ciclo de reloj. Planeta, no creo que haya problemas en tu aplicación ya que la flash es asíncrona y al final la comunicación va a ir tan rápido como te lo acepte la flash y sea capaz tu micro: la flash es NOR(más rápida que Nand) pero el K66 no es muy rápido. Dudo que tengas problemas pero siempre es mejor que te cures en salud y hagas las cosas bien ;-).
Saludos!
-
5. Ponemos las rules. Para uno sólo par diferencial y sin señales en paralelo es bastante sencillo. Rule 1:
(http://img.fenixzone.net/i/19iJgAW.png)
En las rules, "rountig"==>>"differential pairs routing" creamos una nueva rule y le cambiamos el nombre a "DP_USB" que es bastante descriptivo. El scope debe ser "InDifferentialPair('USB')" ya que "USB" es el nombre del par diferencial que le dimos en el esquemático. No rellenamos uno a uno todos los campos de abajo porque es más lento, en su lugar rellenamos los de la derecha del dibuo que aplican a todas las capas (vamos a enrutar sólo en TOP y BOT y ambas tienen las mismas reglas para impedancia controlada). Como espacio (max. min y pref.) ponemos el que calculamos en el paso 4==>> 0.318. Como max. y pref. ancho ponemos el que calculamos en el paso 4==>>0.511 y como min. ponemos 0.2mm. La razón es que el micro que provee la señales USB (en mi caso PIC32MZ) tiene pads con ancho de cobre de 0.2mm por lo que tenemos que dar la oportunidad a que se configure ese ancho y así hacer el "fan-out" de forma correcta. Por último "max uncoupled length" hace referencia a la distancia que vamos a permitir que las lineas no cumplan la regla de espacio entre ellas: esto vale para cuando las lineas terminan en el conector donde la distancia entre sus pads es mayor de 0.318mm.
La segunda regla:
(http://img.fenixzone.net/i/gKj1Zwc.png)
Creamos la regla de arriba y nos aseguramos que tenga mayor prioridad que la que viene por defecto. La razón de esta regla es que USB sólo debe enrutarse en capas externas.. Podíamos haber puesto a 0 el ancho de pista de la capa L3 en la regla anterior pero eso sólo aplicaría a pares diferenciales. Con esta nueva reglar Altium no nos dejará enrutar nada del USB en la capa L3: ni el par ni una única net si nos equivocásemos.
Ya está! así del fácil :-). El último paso será enrutar el USB con "lenght matching" y así de paso lo explicamos también...
Saludos!
-
Se me pasó, como vamos a hacer "length matching" debemos crear la siguiente rule:
(http://img.fenixzone.net/i/rD3eHsz.png)
* "Check nets within differential pair" significa que la regla compara las distancias de las nets dentro de un par diferencial (nuestro caso). Nuestro caso.
* "Check between differential pairs" significa que la regla compara las distancias de distintos pares diferenciales (ej.: bus PCIe con varios "lanes").
* "Check between other electrical objects" significa que la regla compara las distancias de todos los objetos sean a no pares diferenciales (ej.: las señales de un byte de DDR que llevan single-ended y pares diferenciales).
Jugando con estas opciones y creando diferentes clases podemos cubrir todos los casos posibles en diferentes interfaces.
La tolerancia la ponemos a 0.1mm que es un valor común para el bitrate (en realidad se suele usar 5mil).
Saludos!
-
Cierto, fallo mio con lo del usb CDC, se me ha ido la pinza por que el CDC se suele usar con el FS normal y a baja velocidad, o por lo menos yo lo uso así :D :D
¿ Y en las flash paralelo hay que tener alguna consideración con estos temas ?, tengo un diseño con una flash JS28F512M29EWHA TSOP56, conectada a un Kinetis MK66 (que seguramente cambiaré por el SAM S70). No lo he probado todavía, aunque el PCB ya lo tengo por aquí, y también los chips.
Los componentes que necesitan de ruteo de alta velocidad suelen tener un documento que indica como hacerlo (la mayoria de las veces) llamado "hardware user´s guide" o algo así, donde te indica todas las consideraciones para hacer el hardware y el routing.
Puedes guiarte de eso.
un saludo
-
Juanjo, yo creo que dependerá del micro o más bien de las librerías. Mira esta appnote:
https://www.google.es/url?sa=t&rct=j&q=&esrc=s&source=web&cd=7&ved=0ahUKEwjQ5MyjhOXTAhXFyRoKHQZrBGIQFghlMAY&url=http%3A%2F%2Fwww.xmos.com%2Fpublished%2Fan00124-usb-cdc-class-as-virtual-serial-port%3Fversion%3Dlatest&usg=AFQjCNHNC386hKXnQGl-eq3VKCeTgJAimg
This example USB CDC ACM implementation provides a Virtual Serial port running over high speed USB.
The Virtual Serial port supports the standard requests associated with ACM model of the class.
Saludos!
-
Lo que quiero decir es que para un HS no suelo utilizar cdc, utilizo bulk transfer o Isochronous, para los Fs suelo utilizar cdc o hid
un saludo
-
6. Enrutar (último paso).
* Pinchamos en el icono de enrutar pares difrenciales (dos iconos a la derecha del icono de enrutar simple) y a continuación a una de las dos nets USB (USB_P o USB_N) del micro. Lo normal es que no nos deje sacar las nets porque el ancho preferido es mayor que el espacio que hay entre pads. Pulsamos tabulador y en la ventana que se abre cambiamos el ancho a 0.2mm y "sacamos" un poco las nets. A continuación volvemos a presionar tabulador y cambiamos el ancho a 0.511mm
(http://img.fenixzone.net/i/HGaEfAz.png)
A partir de ahí ya enrutamos hasta llegar al conector. Notad que con la rule de layers que pusimos altium nos cambia de capa obviando L3 :-).
(http://img.fenixzone.net/i/eS4bHIO.png)
* Un apunte. Sobre lo que comenté varios posts antes de que los designators en capa de ensamblaje. Para que Altium los coja bien tenéis que pinchar aquí o no se convertiran de ".Designator" al nombre del designator.
(http://img.fenixzone.net/i/cZFtRB4.png)
* Vamos a hacer el length matching. Recordemos que nuestro objetivo es que las dos nets estén en una horquilla de longitud de 0.1mm. Nos vamos a la PCB y vemos como están actualmente:
(http://img.fenixzone.net/i/KLkpCJU.png)
Como vemos estamos bastante lejos del objetivo. Además si pasamos el DRC nos lo confirmará:
(http://img.fenixzone.net/i/9bwdaRI.png)
Vamos a hacer tunning jejej. ¿cómo se hace?: alargando la net más corta.
* Pulsamos T,R. Luego pulsamos sobre una de las nets USB. Si nos dice "Target Length Shorter Than Old Length" es que estamos pinchando en la net más larga: pinchamos en la otra. Luego pulsamos tabulador y rellenamos el formulario:
(http://img.fenixzone.net/i/bDPHQpz.png)
* From rules significa que Altium alargará esa net hasta que esté dentro los 0.1mm cercanos a la otra net como pusimos en la rule.
* Clip to target length significa que Altium intentará que la longitud sea "justo" la target.
* Style: hay diferentes estilos pero el que se suele usar es el que he puesto o el de arcos redondeados (ángulos de 90º jamas!).
* Luego tenemos amplitude (amplitud "de la onda") y gap (separación entre tracks verticales) y sus respectivos incrementos. Estos valores dependerán del ancho de nuestro track (gap) y del espacio que tengamos para hacer tunning (amplitud).
* Cuando estamos haciendo el tunning podemos aumentar/reducir el ángulo de "la onda" con '1' y '2', la amplitud con '.' y ',' , y el gap con '3' y '4'. Jugad con las teclas y lo veréis enseguida :-/
Bueno, cerramos el cuadro de dialogo y terminamos de enrutar el par diferencial. Cuando altium haya conseguido que las 2 nets tengan una diferencia de 0.1mm la barra pasará de rojo a verde y habremos terminado:
(http://img.fenixzone.net/i/NMgjPq1.png)
Ahora cuando pasemos el DRC habrá desaparecido el error de "Matched Lenght" :-). Lo más probable es que nos aparezca un error de "uncoupled lenght" porque fuimos muy optimistas y pusimos sólo 5mm, lo cual es muy poco si vamos a hacer "lenght matching". Vamos a las rules y cambiamos la rule subiendo ese valor a 15mm. Volvemos a pasar el DRC y comprobamos que no nos da ningún error. Eso es porque las nets están dentro del rango de 0.1mm que especificamos:
(http://img.fenixzone.net/i/vFi5Er8.png)
Pues ya hemos acabado :-/ :-/ :-/
Para finalizar 3 consejos:
1. En L3 tenemos un plano sólido de referencia con GND con lo que tenemos seguridad de que las impedancias que hemos puesto son correctas. En L2 debajo de todos los tracks del par diferencial debería haber un polígono sólido que sirva como plano de referencia (retorno de corriente). No pongáis nets de señal e intentad que si hay más de un polígono que USB no cruce por muchos de ellos porque habrá cambios de impedancia. Poned vias alrededor que crucen los planos para facilitar el retorno de corriente de los planos.
2. Hay literatura que dice que hagas el lenght tunning cerca del emisor y otra cerca del receptor. Si tenéis documentación del fabricante seguid los consejos. En cualquier caso la mayoría de veces os tocará hacerlo dónde tengáis espacio.
3. Para el length tunning entre hacer "las ondas" más amplias o hacer más ondas siempre la segunda opción ya que la primera genera cambios bruscos de impedancia diferencial.
Esto to esto es to esto es todo amigos jejeje
No tengo muchas ideas en la cabeza de qué más explicar así que por favor sugerid temas. Lo ideal es que no sea por curiosidad sino temas que conciernen a diseños que tenéis en desarrollo o en mente.
Saludos!
-
Lo que quiero decir es que para un HS no suelo utilizar cdc, utilizo bulk transfer o Isochronous, para los Fs suelo utilizar cdc o hid
un saludo
Es lo normal Juanjo. Sólo quería puntualizar que no es imprescindible ;-).
-
Hazlo claro!!!. Yo sé que no tengo mucho público porque las cosas que mejor me sé le suenan a marcinadas a la mayoría pero bueno... con que le sirvan sólo a una persona yo ya contento: es mi forma de devolver al foro todo lo que me ha dado...;-)
Yo no sé cuántos seremos leyendo esto con la boca abierta, pero yo desde luego sigo el hilo con total admiración.
-
Un agregado al paso, cuando estamos ruteando en una capa, apretamos + y altium pasa a la siguiente capa de acuerdo a las rules. Automáticamete se coloca una vía con las características configuradas en la rule "Ruting Vias".
Saludos y excelentes aportes!
-
No tengo muchas ideas en la cabeza de qué más explicar así que por favor sugerid temas. Lo ideal es que no sea por curiosidad sino temas que conciernen a diseños que tenéis en desarrollo o en mente.
Queres temas :P te doy jeje
Este la verdad que fue cuando quise hacer una placa un poco mas compleja. Quise poner la fuente por un lado, el microprocesador por otro y no recuerdo si era un circuito de acondicionamiento de un PT100 por otro lado.
El problema vino cuando no podia unir los 3 esquematicos que tenia realizado, de alguna forma logre que los 3 se unieran, pero lo logre haciendo que todas las nets sean "globales". Deberia haber una mejor forma de hacerlo y quisiera si es posible si podes poner como manejarse con varias sheets, Aunque ya lo termine y ya esta listo, es para hacerlo de forma correcta.
Es lo que en Altium llaman:
Hierarchical Structure
Pero cuando abro el panel de como deberia estar organizado me aparecen o 1 sola hoja o todas en el mismo nivel y nunca pude dejar una como principal como para unir los bloques.
-
Lo siento KILLERJC pero no utilizo jerarquía: hago todos los diseños en "flat". Lo de las jerarquias creo que es más para diseños de placas base de PC dónde la parte de potencia se repite en varios modelos. Yo hago placas con ARM y normalmente hay bastantes cambios: de hecho los diseños de referencia están también en "flat" aunque tengan 20 o 30 páginas.
He visto varios tutoriales pero lo típico: si no lo utilizas no se te queda en la cabeza.
Si te vuelve a pasar en lo que te puedo ayudar es a hacer el proceso de copy/paste más llevadero.
Sorry: no lo puedo saber todo :-(
-
No hay problema, me habia quedado con la bronca de intentar hacerlo y nunca salio, por eso te pregunte si sabias. Si no lo sabes 0 problemas. Para la proxima vere de ver video tutoriales y no solo la pagina de Altium.
-
Nada: a darle vueltas al coco con otros proyectos qué yo colaboro...:lol:
-
Algo así:
- Tienes que ingresar para ver archivos adjuntos -
Yo lo estoy usando muchísimo. Si es eso y Manuel me lo permite :P agrego la explicacion.
Saludos
-
No te lo permito!!!! te lo exijo!!! que me estoy pegando un curro y también quiero aprender jajaja
-
A pesar de usarlo desde hace tiempo.
Lo sigo muy atento pues muchas de las cosas explicadas, había oído que existían pero no trabajar con ellas.
-
.
Es interesante, a mi me servirá cuando me decida de una vez a migrar de Eagle a Altium. Además hay muchas cosas que son extrapolables a Eagle, como lo de los pares diferenciales, aunque se hagan de otro forma la teoría es la misma.
-
El tema de la estructura jerárquica en Altium es así.
Primero se arranca con las unidades mas básicas o "hijos" de un esquemático.
Por ejemplo yo tengo un grupo de 6 salidas optoacopladas iguales. Entonces en una hoja hago ese circuito:
- Tienes que ingresar para ver archivos adjuntos -
En donde haya una conexion que deberá salir fuera de este esquemático ponemos un "Port" y le damos un nombre.
Luego creamos una hoja nueva en donde estarán las 6 repeticiones de dicho circuito, sería el Padre de ese esquemático. Puede haber repeticiones o no, en este caso hay y aprovecho a explicar eso.
En esa nueva hoja ponemos un Sheet Symbol. Le damos doble click encima y en el cuadro aparece elegimos el esquemático HIJO. En designator, ponemos un nombre o podemos poner la funcion REPEAT(X, Y, Z). Esto es para crear un diseño multichannel. Ver aquí: http://techdocs.altium.com/display/ADOH/Multi-Channel+Design+Concepts Yo puse REPEAT(OUT, 1, 6)
Luego debemos poner dentro de ese SheetSymbol los Sheet Entry que son las conexiones de los PORT que pusimos en el esquemático hijo. Los nombres deben coincidir para evitar warning:
- Tienes que ingresar para ver archivos adjuntos -
Si en esta hoja ponemos nuevos PORT podremos crear un nuevo esquemático padre que contenga este y otros esquemáticos, haciendo la estructura jerárquica deseada. Los nombres de los NET se comparten en todas las hojas, por lo que si ponemos un Vcc en un hijo, se conecatrá a un Vcc de otro hijo o del padre. Las nets son PUBLICAS jeje.
Creo que eso es mas o menos el asunto.
Saludos!
-
Yo creo que mi error fue hacer todas las hojas y luego tratar de crear la jerarquia. No parece dificil para nada.
-
Yo creo que si haces todas las hojas, cuando en una colocas un Sheet Symbol y eliges un esquemático creado, automáticamente te lo pone debajo de este.
Quizá te pueda haber tirado un error de que solo puede haber un esquemático Padre y como vos tenías, por ejemplo, 3, al querer acomodar el primero te quedarían dos en la jerarquía superior. Creo que algo de eso me ha pasado. Habría que probarlo.
Saludos!
-
Genial elgarbe ((:-)) ((:-)) ((:-)). El día que me toque implementarlo ya sé dónde venir a recordar como :-)
Gracias!
-
Recordar que las vias que van en los capacitores de desacople a planos interiores van dobles. Nunca se pone una vía sola, siempre van 2.
Esto siempre lo he visto y siempre lo he hecho pero siempre me ha dado pereza el buscar el porque, así que.... ¿por qué? :D :D
un saludo
-
Recordar que las vias que van en los capacitores de desacople a planos interiores van dobles. Nunca se pone una vía sola, siempre van 2.
Esto siempre lo he visto y siempre lo he hecho pero siempre me ha dado pereza el buscar el porque, así que.... ¿por qué? :D :D
un saludo
Yo es la primera vez que lo escucho. Está claro que "cuanto más azucar más dulce" pero lamentablemente seguir esa regla no es siempre posible. Debajo de un BGA cabe lo que cabe, no es que no se puedan poner 2 vias por bypass, es que hay veces que no se puedo poner ni un bypass por bola, que sería lo ideal...
Me lo apunto para cuando le diseño no sea tan restrictivo :-).
Saludos!
-
Bueno he dicho siempre lo hago, pero deberia haber dicho que lo hago siempre que puedo jeje.
Como tu dices no siempre es posible.
Puedes ver ejemplo de dos vias por condensador en los datasheet de TI en el apartado de recomendacion de rutado y ejemplos en el PCB.
Un saludo
-
Tienes un ejemplo juanjo? (del datasheet digo)
-
claro, el ultimo que he visto ha sido en el datasheet de un transceiver 485 de TI (donde he puesto el circulo rojo):
- Tienes que ingresar para ver archivos adjuntos -
aqui el datasheet: http://www.ti.com/lit/ds/symlink/sn65hvd72.pdf
también esta en el sot de la derecha, pero ese tiene 4 vías :?
habrá que buscar el motivo, pero me daba bastante pereza :D :D
un saludo.
-
Si pones una sola via se genera una inductancia que contraresta el efecto del capacitor de desacoplo.
Por eso se colocan 2. Estan en un pape de TI explicado, pero no logro encontrarlo
-
Si la via crea una inductancia, es normal que al colocar 2 vias en paralelo disminuya la parte inductiva de la impedancia pero no la reduciría a 0.
habrá que buscar ese documento :D :D
-
- Tienes que ingresar para ver archivos adjuntos -
-
Gracias elgarbe ((:-))
-
Dnd, de todos modos es como tu dices, no se elimina del todo, pero se mejora.
Saludos!
-
Si pones una sola via se genera una inductancia que contraresta el efecto del capacitor de desacoplo.
Por eso se colocan 2. Estan en un pape de TI explicado, pero no logro encontrarlo
Ok ya veo. Pondré más vias a partir de ahora ;-), gracias por el consejo :-). De todas formas, insisto que para circuitos con BGA es muy complejo seguir esa recomendación a no ser que te vayas a microvias.
Un dato relacionado. Leido en varios documentos y comprobado en varios diseños. Cuanto más pequeño es el encapsulado menor es la inductancia serie del mismo, con lo que en encapsulados pequeños (ej.: 0201) no es tan importante el valor de la capacitancia. Ojo!, con unos límites: lo que quiero decir es que entre 10nF, 100nF no se nota la diferencia.
Saludos!
Perdón: lo del dato relacionado estaba explicado en la captura de pdf que colgó elgarbe.
-
Como estoy falto de ideas y veo que hay varias personas dándole vueltas a BGA, ARM, Teensy, etc. si queréis podemos mezclarlo todo y hacer el "fan-out" del micro de la última teensy con Altium para 2 (low cost) y 4 capas (normal). Si os parece bien lo hacemos y yo ayudo con el layout pero necesitaría que haya algo de interés en general y ayuda con el esquemático (más que nada por tiempo).
Saludos!
-
.
Sería interesante, yo con Altium no puedo ayudar mucho porque lo he tocado muy poco.
Mi esquema para el MK66 está en Eagle, con encapsulado TQFP144, aunque con respecto al BGA veo que solo se diferencia en las patillas de alimentación. Un diseño con USB, tarjetero micro SD por SDHC, programador/debug por SWD, alimentación a 3.3v con un LD1117, puertos para leer unas señales de entrada y salidas para controlar unos paneles Led HUB75. Como los puertos del MK66, de entrada no aguantan por encima de 3.3v, les añadí unos buffers con el CD4050.
Datasheet del MK66: http://www.nxp.com/assets/documents/data/en/data-sheets/K66P144M180SF5V2.pdf?&pspll=1
Esquemas de la FRDM con MK64: https://developer.mbed.org/media/uploads/GregC/frdm-k64f_sch_reve3.pdf
El esquema de Teensy 3.6 puede servir de referencia, salvo el bootloader con el MKL02, que yo lo quitaría para dejar programación/debug por SWD.
(https://www.pjrc.com/teensy/schematic36.png)
-
Bueno pero el esquemático de referencia está para OrCAD y se puede pasar a Altium: es cuestión de pasarlo y prepararlo un poco: poner las lineas a sacar, las alimentaciones, los pocos bypass/bulk y hacer los footprint....
A ver si se anima alguien...
-
Yo te ayudaría, pero es que no trabajo con altium :?
un saludo
-
Hola,
He estado buscando la posibilidad de cambiar el grosor de varias líneas del PCB de forma automática, alguien sabe de que forma se podría hacer. Les agradecería
-
Hola,
He estado buscando la posibilidad de cambiar el grosor de varias líneas del PCB de forma automática, alguien sabe de que forma se podría hacer. Les agradecería
Haz click derecho en un track con ese ancho, luego "find similar objects", luego en el campo del ancho marcas "same", luego se te abrirá el "inspector" y se seleccionarán todas las nets, allí buscas el campo de ancho y le cambias el valor. Esto te cambiará todos los tracks en todas las capas incluso las mecánicas. Si quieres evitar que te cambie en las mecánicas tienes que hacer lo mismo pero capa a capa o usar el PCB filter.
Mira a ver si te funciona. Lo siento pero no puedo ayudarte más ya que el portatil con altium lo tengo en la ofi para reparar que se fué el BL...
Saludos!
-
creo que el post se ha fastidiado :( ¿se han perdido las imagenes o soy yo el unico que no las ve? me refiero a las que colgó mawenwe
un saludo
-
creo que el post se ha fastidiado :( ¿se han perdido las imagenes o soy yo el unico que no las ve? me refiero a las que colgó mawenwe
un saludo
Yo las veo
-
Me too!
Siento no poder actualizar pero llevo 1 mes de 10-12h/dia de lunes a domingo y mi cuerpo no da pa más :-(
-
También veo las imágenes perfectamente.
-
Es verdad, yo ahora también las veo :? habrá sido un error de carga o algo raro, pero veía todas las imágenes menos las que había colgado mawenwe y supuse que seria del servidor donde estuvieran las imágenes.
arreglado entonces.
un saludo