diseñemos un entrenador UNIVERSAL

[samshiel_pic]

Lo veo bien lo de la alimentacion por pines distintos.

[samshiel_pic]

Bien pues vamos a hacer calculos de los pines que tenemos hasta la fecha. Segun el sistema de conexionado de los puertos tenemos: 10 pines por cada uno, en los que se dividen en 1 y 2 (masa y alimentacion) y el resto son los pines correspondientes a cada puerto (RX0 a RX7). En total tenemos 14 conectores, por lo que serian:

14 puertos * 8 pines = 112 pines

A ésto hay que sumarle como "minimo" 3 pines más (+5v, VSS, +3,3v) correspondientes a la alimentacion lo que nos da 115 pines.
Pero sabemos que cada puerto no goza de sus correspondientes 16 pines de entrada y salida por lo que este numero decreceria ligeramente. Tambien tendriamos que incrementar en un par de pines la alimentacion para disminuir la impedancia de la misma.
Por lo que creo que deberiamos buscar informacion sobre el numero máximo de pines por puerto hay en todas las familias PIC, dsPIC y ATMEL. Otra cuestion que se podria ver es aumentar de 100 o 110 pienes a 120. Pero creo que en 110 podriamos ajustarlo todo.

[Nocturno]

Ten en cuenta que todos los conectores llevan Vss y Vdd, pero no tienen que subir 14 pines de Vss y 14 de Vdd al micro, con que suban 3 o 4 de cada una será suficiente.

[samshiel_pic]

Eso es lo que digo que con un dos o tres pines para alimentacion sera mas que suficiente. Voy mirar unos cuantos datasheet de microchip de las distintas familias. Y ahora posteo los resultados. Alguno que conozca a los ATMEL sugiero que se anime a hacer lo mismo puesto que yo no he mirao todavia ninguno  pero tengo ganas de darle caña pronto.

[jfh900]

Tener en cuenta el ICSP que también subiria por pines independientes (otros 10).

Un saludo

[samshiel_pic]

Tienes razon jfh900 pero los pines del ICSP son compartidos por ejemplo el data y el clock son RB6 y RB7 de los PICs y VPP es comun al MCLR y VSS es VSS. No creo que haya que subir todos los pines del ICSP     

[Nocturno]

No siempre Data y Clock están en RB6 y RB7. Como dice Jesús, habrá que subirlos por separado.

[LABmouse]

de los 10 solo hay que quitar 2 que son VCC y GND, de resto suben 8 del ICSP. ya me contesto MARMATAR  ya casi lo compro jejeje.

[samshiel_pic]

Ok Nocturno! PICmouse no te retrases en la compra del GTP USB + es una genialidad.

[samshiel_pic]

pfffffff.... pues va a ser que no se pueden quitar algunos pines de cada puerto puesto en los dspic se utilizan todos sin excepcion de ninguno.  

Del RA0-RA10*
RB0-15
RC0-15
RD0-15
RE0-15
RF0-15
RG0-10*

*(estos son los unicos que se salvan [creo, pues todos lo que he visto llegan hasta ahi])

Me podeis corregir?

[LABmouse]

samshiel_pic HAY QUE PENSAR EN LA POSIBILIDAD QUE SALGA UN pic CON TODOS LOS PUERTOS USADOS desde a hasta el f con 15 pines para cada uno.

Propongo esta forma de distribuir los 100 pines en el conector que recibira la tarjeta esclava

[Nocturno]

Considero que esa forma de rutear la parte del zócalo es correcta, ya que he probado a rutear una parte de ella y queda muy limpia, elegante, y sin puentes por la otra cara:

[samshiel_pic]

Pues queda muy bien Nocturno! Lo que me parece es que PICmouse se te ha pasado poner el PORTG en el esquematico.

[LABmouse]

Nocturno, se ve muy bien el enrrutado estupenda prueba. samshiel_pic  se me paso en puerto G, que pienzan ustedes seria mejor dejar en cada costado conector de 36 o para llevarlo a un estandard de 40 pines? de esa forma sobran pines, pero se podrian usar depronto conectores polarizados.

[Nocturno]

Olvidé que habíamos decidido utilizar doble tira de pines en cada una de las caras, así que habrá que hacer de nuevo la prueba.