Que levanten la mano los que tienen osciloscopio

[Sispic]

Pues ahora  me está picando el gusaNilio  a mi tambien sobre estas FPGA .

Una cosa ..., consisten en una entrada de clock y por cada ciclo hay que ir programando el estado en que se encontrarian sus salidas ?

la verdad que lo que se necesita es muy simple (creo)
Saves de algun datasheet que se pueda descargar ?

Continuará , no se reseteen .

[Elena2000]

Cuántos gusanillos picantones que hay por aquí.

Mira, aquí está el datasheet de la familia XC4000:

http://www.xilinx.com/bvdocs/publications/4000.pdf
Voy a ver si encuentro algún documento en español y lo pongo también.

Si, básicamente una FPGA es un conjunto de celdas que se pueden configurar para hacer funciones lógicas. Cada celda la puedes configurar como flipflop (control secuencial) o bien como una sumatoria de productos, es decir como una función lógica combinacional. Efectivamente los pines van a tener un estado en cada ciclo de reloj, y el estado dependerá del estado de los pines de entrada y del resultado de las funciones lógicas que se hayan implementando en cada celda.
Más datos del la XC4000:

* Tecnología SRAM
* Consumo desde 5 mA (estático) hasta 10 mA (dinámico)
* Lógica CMOS a 5V (también a 3.3v y a 2.5v)
* Frecuencia máxima de trabajo:  200 MHz
* Corriente de salida por pin : 0.25-1 mA

Sigo buscando cosas.
Ah! para programar ya os comenté que se suele usar un cable JTAG, pero también se pueden apañar cables "caseros" como este:
http://www.terra.es/personal5/cuchomen1/FPGA/pararel_download_cable_iii.htm

Ahora vuelvo.

[Sispic]

He estado mirando la info que has puesto .

Parece si no lo he traducido mal que la serie Spartan-3  se pueden usar como esclabos en sistemas con micro dsp , aumentando las prestaciones del mismo .

Ire leyendo .

En cuanto a las FIFO de CYPRESS parecen ideales , tien un bus de lectura y otro para la escritura , es decir se podria conectar la escritura al ADC y el de lectura al pic .
Escribir por delante y leer por detras (umm ,, que sexi ) . Perfecta esta combinación.
Lastima que un ciclo de escritura dura 20ns . pero se puede provar.
solo faltaria la sincrinizacion del clock al ADC con el pulso de WRITE
CONTROL del la FIFO .

Cuando el puntero de la FIFO indicase el fin , el pic solo tendria que ir leyendo a su aire por detras las muestras recogidas .

Que opinais .

[cucaracha]

Joder!! Pos ese es lo que te llevo diciendo más de una semana!!jejejeje

Mira, además, usando un flip flop y un divisor por 2 de frecuencia, se podrían conectar dos fifos, con lo que se doblaría la adquisición, osea, 10ns, o 100Msamples, como gusten.
Y con eso, se conseguirían visualizar aceptablemente ondas de unos 7 u 8mhz, si mal no recuerdo cuando simulé en el Matlab.
Y las fifos asíncronas, precisamente para eso, para poder leer con un pic a otra frecuencia distinta a la de escritura.

Hoy me contestaron de Telkron y me dieron que las únicas fifos que me pueden conseguir son las de 40ns de tiempo de acceso... no sirven....

Mañana o pasado iré a la tienda de aquí donde encargué que me las buscaran también y preguntaré. Si no hay suerte, atacaré directamente a ARROW, distribuidor en españa de Cypress para comprarlas por correo.

Yo me pondré con eso de momento.  Permitanme hacer novillos de momento en eso de los FPGA, que ahora estoy a hasta arriba..
Supongo que podré conseguir un programador en el departamento... que tengo algo de mano por allí, jejeje. Pero de momento...

Saludos!!

[cucaracha]

Ahora escucha bien sisco, que luego no me vale "...que si esta semana estaba dormido ni ná de ná"

Mira, después de tu maravilloso descubrimiento... te saltastes esta opción, jejeje
Y seguro que te va a gustar.
Te presento a SN74V263-6PZA
166MHZ, sinc o asíncrona. 18bits, si... esto es lo bueno....

Agárrate... 18bit... osea, 9+9bit, oooooosea, DOS CANALES ESCRIBIENDO SIMULTANEAMENTE SOBRE LA FIFO!!!!!
Dos canales a 166Msps cada uno!!!! 6ns!!!!
Además, tiene hasta la opción de que se pueda escribir y leer entre otros sólo 9bits. Desconexión de un canal por tanto, si no está en uso. UZEAZÉ, que nos ahorramos consumo.
UUUUUYYY, cuanto juego va a traer esto.....
Y ahora me viene otra idea a la cabeza.... me vá a explotar jejejej
Si consiguieramos un buffer o como se llame.. o cuento lo que sería lo que quiero. Como un sample and hold, pero de la lectura binaria. Creo que se llama así. Pues con un buffer y con un AD del doble de velocidad que la fifo. Bien, pues con un arreglo mediante la frec del cristal, tal que la primera muestra la retenga el buffer, sería para el periodo en alto del clock,  y luego, en el periodo en bajo, la fifo leería del buffer 9bits y el resto, los otros 9bits directos del AD. Que conseguimos.... pues 332MHZ con una sóla fifo.

Bueno, a machacar esas cabecitas hasta que se salgan los sesos
Avanzamos...

Saludos!!

[Elena2000]

Hola compañeros del metal,

A la que no hacéis ningún caso es a mi, pedorros,
ya os comenté por ahí arriba que sería más chachi para ganar tiempos utilizar más de una FIFO, para escribir por delante y leer por detrás (umm... qué bonita es la electrónica...) pero en paralelo. Ayer busqué y me parecieron que las FIFOs CY7C4261-10 de Cypress, síncronas a 100MHz, 16Kx9 de capacidad, podrían valer, utilizando varias (por ejemplo seis FIFO, y así se logran 6x8 = 48 canales).
Pero después de ver el pedaaaaaaaazo bicho de FIFO que ha encontrado el pedazo bicho de Cuca pos ya na, se queda pa los restos.

Otra cosa mariposa, el buffer. Muy buena idea, señor Cuca; así no se sobrecarga el circuito. Echad un ojo a los CMOS triestado, que son muy rapidillos ellos pispos.

Más temas. Utilizar el divisor de frecuencia por dos, genial, con un flipflop, para seleccionar la frecuencia de muestreo. También podrías poner otro divisor por cinco (tararí tararinco), con un contador de anillo, y así lográis más frecuencias programables.

Y para el trigger? qué habéis pensado, nenes?
Oye, Sisquito, estás mirando los 30F para darles un tiento con este proyecto, no? y qué has visto?

[cucaracha]

Pues venga... manos a la obra.
A ver... miraré esos CMOS que comentas, para cuando llegue el caso.
Primero iré a controlar una fifo, y una vez controlada, será el momento de ampliar.
Lo del contador es otra idea que teníamos... Con eso se puede ir seleccionando las frecuencias de muestreo según el caso, dependiendo del bit del contador que tomes como clock. Tampoco vamos a adquirir a 100Msp una onda de 60Hz. Pa que necesito tropecientasmil muestras si al final con 84 por pantalla nos vale... Pues eso, bien pensado Elena.
En cuanto a los dsPIC, el maestro Sispic ya está muy avanzado.
Yo de momento no me meto con ellos. Esperaré a ver si sacan los de CCS ya en el compilador para estos.
Pero, al final, la historia supongo que se hará con uno de ellos, ya que tiene un módulo muy bueno para medir frecuencias, sin tener que sobrecargas con soft.
Así, que al final tendremos un oscifrecvoltímetro, jejejeje y a lo mejor le incluimos un buscaminas y un solitario para que no se aburran entre medida y medida
Por cieto, al final no me consiguen tampoco en la tienda de aquí las fifos esas de Cypress. Pero ya da igual no?? jejejeje

Saludos!!

[Elena2000]

Jejeje,
Añade también el tetris, porfa (o en su defecto un salvapantallas de George Clooney).

[cucaracha]

Ok!! Apuntado el tetris. Y también pondríamos un sevicio de logos. Cada una se descargue el propio, con su nombre, símbolos tribales de eso... jejejeje
Además también podemos tener un servicio de SMS de ondes leídas con el cacharro. Así puedes dar envídia a alguien con el mismo aparato. "Mira que onda acabo de leer... Chincha!!"

Bueno, ya en serío... Leí creo en el foro, que alguien compró en ebay o algo así, display del gameboy. Si lo lees, hadlo saber, que te quiero preguntar algunas cosas...
Por ejemplo, controlador, pines... etc...
Además, la cosa es por las game boy esas en color... Para tomar uno de esos display y poder mostrar dos canales y rejilla, cada uno con un color.
Si alguien tiene info de esos display del game boy advance, que lo diga, plis!

Saludos!!

[Elena2000]

Eres un friki, Cuca. Ya te digo que me conformo con el salvapantallas de George........


No encuentro ese mensaje que dices sobre el display del gameboy. Le daré un revolcón más al foro a ver si aparece, o a ver si alguien lo ha leído hace poco y se acuerda aooonde está!

[Sispic]

salvapantallas y todo ¡¡¡¡¡   Haver si tendremos que buscar un procesador ultimo modelo de la nasa para mostrar 50hz

La cosa es que he encontrado esto con una FPGA



http://dustbunny.physics.indiana.edu/~paul/hallDrd/

Pero claro , esto es para conectarsela a una PC .
Ademas me he leido el datasheet de la familia XC4000 (2 veces) y me parece que me he quedado igual que antes (no menterado de nada).

De momento  he pedido fifos por un tubo . tambien la SN74V263-6PZA , pero leyendo el datasheet , me ha dado un mareo con tanto pin , aunque puede ser la solucion .

[Elena2000]

Sisco, bonito, si quieres te explicoteo lo que no entiendas de las FPGA, porfa, estaré encantada de contarle al gran maestro lo poco que se sobre fpgas, por si te puede ayudar a enterarte mejor. De todas formas, ya sabes que los datasheet sólo los entienden 100% la madre que los parió, o sea el que lo escribe y ya, así que no le des mucha más caña.

Aprovecho que estoy con poco trabajo (y que mi jefe se piensa que estoy hasta arriba... y te cuento un poco más de qué va este rollo de los dispositivos programables.



En la FPGA todo es programable: los pines de entrada/salida (I/O blocks), las conexiones entre celdas, y por supuesto las celdas (logic blocks en el dibujo) que en principio están definidas de manera standard, o sea que tienen ya un diseño de puertas lógicas o flipflop desde "fábrica", como en los CPLD. Lo que pasa es que en los CPLDs se "queman" directamente las celdas, se realizan sus interconexiones físicamente. Sin embargo en las FPGA lo que hacemos es mapear estas conexiones sobre una memoria, tenemos una memoria externa de configuración que dice que conexiones se deben hacer.

Mira, aquí
http://miarroba.com/foros/ver.php?foroid=169665&temaid=2737816

tienes un tutorial sobre cómo utilizar el entorno de desarrollo y programación de Xilinx. Igual leyendo esto, que es más práctico que un datasheet, te ayuda a pensar cómo se comen estos cacharritos. Anda, dame caña si me necesitas, vale? Además yo creo que lo que queréis hacer se haría genial con una FPGA. Sería algo parecido a lo que has puesto, pero si comunicación con el PC.
Ya me diréis.

[Sispic]

SYSTEM BLOCK DIAGRAMS  
High-Speed Data Acquisition Front End



http://focus.ti.com/vf/docs/blockdiagram.tsp?family=vf&blockDiagramId=33

[gauchosuizo]

hola chicos

me ha surgida una pregunta: han tenido o estan teniendo en cuenta el teorema de Shannon? He leido un poco todos los posts, pero de esto no se ha escrito nada (o yo no lo he visto!).

Aloha

[cucaracha]

Y quién leches es ese?? Es del foro??

Vale... por que no comentas un poco la historia.

Saludos!!